【3D3424单芯片4通道4位可编程延迟线（系列3D3424 ）特点在单个芯片上四个indep't可编】,IC型号3D3424D-40,3D3424D-40 PDF资料,3D3424D-40经销商,ic,电子元器件-51电子网

3D3424

单芯片4通道4位

可编程延迟线

（系列3D3424 ）

特点

在单个芯片上四个indep't可编程线

全硅CMOS技术

低静态电流（典型5毫安）

前沿和后沿的精度

气相，红外，波焊

增量范围：

1ns的通过为300ns

时延容限：

3％或2ns的（见表1）

线 - 线匹配：

1％或1ns的典型

温度稳定性：

±1.5%

典型的（ -40℃至85℃ ）

VDD稳定：

±0.5%

典型的（ 3.0V至3.6V ）

最小输入脉冲宽度：

总延迟的10％

GND

套餐

VDD

GND

VDD

DIP-14

3D3424-xx

SOIC-14

3D3424D-xx

对于机械尺寸，单击

这里

对于包装标识的详细信息，请单击

这里

功能说明

该3D3424装置是一种小型，多功能，四4位可编程

单片式延迟线。延迟值，通过串行接口进行编程，

可以独立地改变超过15相等的步骤。的步长大小（单位：ns ）是

由设备破折号编号来确定。每个输入再生的

相应的输出不反转，转向在时间上每个用户

选择。每行中，延迟时间由下式给出：

= T0 + A

* TI

引脚说明

I1-I4

O1-O4

VDD

GND

信号输入

信号输出

地址锁存器在

SERIAL CLOCK IN

在串行数据

串行数据输出

3.3V

地

其中， T0是固有的延迟，A

是第n行的延迟地址

和TI是延迟增量（破折号编号）。所需的地址是

通过SC和SI输入移入器件，且这些地址使用了AL输入锁存。该

串行接口也可以被用于使能/禁用每个延迟线。该3D3424为3.3伏，

具有9ns的典型T 0 。该3D3424是CMOS兼容，能够输出或者吸收4毫安负载，并

特征既rising-和下降沿精度。该器件采用标准的14引脚自动导入

DIP和节省空间的表面贴装14引脚SOIC封装。

表1 ： PART号的说明

部分

数

3D3424-1

3D3424-1.5

3D3424-2

3D3424-4

3D3424-5

3D3424-10

3D3424-15

3D3424-20

3D3424-40

3D3424-50

3D3424-100

3D3424-200

3D3424-300

延迟&公差（ NS ）

延迟

固有

总

相对的

步

延迟

公差

1.0

0.50 9.0

2.0

24.0

2.0 3％或0.50ns

1.5

0.75 9.0

2.0

31.5

2.0 3％或0.50ns

2.0

1.00 9.0

2.0

39.0

2.0 3％或0.75ns

4.0

2.00 9.0

2.0

69.0

2.0 3％或0.75ns

5.0

2.50 9.0

2.0

84.0

2.5 3 ％或0.75ns

2.50 9.0

2.0

159

5.0 3％或1.25ns

3.75 9.0

2.0

234

7.5 3％或1.88ns

5.00 9.0

2.0

309

10 3％或2.50ns

10.0 9.0

2.0

609

20 3％或5.00ns

10.0 9.0

2.0

759

25 3％或6.25ns

100

12.5 9.0

2.0

1509

50 3％或12.5ns

200

20.0 9.0

2.0 3009

100 3％或25.0ns

300

30.0 9.0

2.0 4509

150 3％或37.5ns

输入的限制

最大频率

最小脉冲宽度

Recom'd绝对Recom'd

绝对

13.8兆赫166兆赫

36纳秒

3.0纳秒

10.5兆赫111兆赫

48纳秒

4.5纳秒

8.5兆赫

83兆赫

59纳秒

6.0纳秒

4.8兆赫

41兆赫

104纳秒

12.0纳秒

4.0兆赫

33兆赫

126纳秒

15.0纳秒

2.1兆赫

33兆赫

239纳秒

15.0纳秒

1.4兆赫

22 MHZ

351纳秒

22.5纳秒

1.0兆赫

16兆赫

464纳秒

30.0纳秒

550千赫

8.3兆赫

914纳秒

60.0纳秒

440千赫

6.6兆赫

1.2我们

75.0纳秒

220千赫

3.3兆赫

2.3我们

150纳秒

110千赫

1.6兆赫

4.5我们

300纳秒

74千赫

1.1兆赫

6.8我们

450纳秒

注： 1纳秒和300ns的未显示的任何增量，也可作为标准

请参阅第4页关于输入限制的详细信息

2006

数据延时器

文档＃ 06020

6/6/2006

数据延迟设备， INC 。

3山。展望大道。克利夫顿，新泽西州07013

3D3424

应用笔记

工作原理

四4位可编程3D3424设备

体系结构是由四个独立地

操作延迟线。各延时线产生

在其输出端上的信号中的一个复制品其

输入，即时移位。单延迟线

由若干延迟单元的连接

串联。延迟的选择是由路由实现

单元中的每个串到其相应的一个输出

输出引脚（ O1- O4 ）。每4的延迟

线路可以独立地控制，经由

串行接口，如在下一节中描述。

从一个地址设置为延迟的变化

下一个被调用的

增量，

或LSB 。这是

名义上等于设备破折号编号。该

最小延迟，通过设置的地址来实现

一个线到零的，被称为

固有的延迟。

为获得最佳性能，重要的是

电源引脚充分绕过

过滤。此外，电源总线应该成为

低阻抗建设成为可能。

电源层是首选。此外，信号线

应保持尽可能的短。

延迟

LINE

延迟

LINE

延迟

LINE

延迟

LINE

ADDR4

ADDR3

ADDR2

ADDR1

使

编程的延迟界面

图1示出的主要功能块

该3D3424设备。由于该器件是CMOS

设计中，所有未使用的输入引脚必须返回

明确的逻辑电平（ VDD或GND ）。该

延迟是由第一移位20位的调整

通过SC编程字插入设备和

SI引脚，然后选通AL信号锁存

值。的比特序列示于表2中，

和相关联的时序图中示出

图2.每一行都有与它相关联的

使能位。设置此位为低将强制

相应延迟线输出到高

阻抗状态，同时设定它的高回报

行到其正常的操作。该器件包含

采用SO输出，其可以用于级联

多个设备，如图3所示。

表2 ：位序列

位

延迟

LINE

功能

OUTPUT ENABLE

地址位3

地址位2

地址位1

地址位0

地址位3

地址位2

地址位1

地址位0

地址位3

地址位2

地址位1

地址位0

地址位3

地址位2

地址位1

地址位0

20位锁存器

20位移位寄存器

图1 ：功能框图

LATCH

（铝）

时钟

（ SC ）

串行

输入

（SI ）

串行

产量

（ SO ）

延迟

时

CSL

DSC

新

第1位

DHC

新

第2位

新

20位

PCQ

老

第1位

老

第2位

老

20位

新

第1位

LDX

以前的值

LDV

新

值

图2 ：串行接口时序图

文档＃ 06020

6/6/2006

数据延迟设备， INC 。

联系电话： 973-773-2299

传真： 973-773-9672

http://www.datadelay.com

3D3424

应用注释（续）

延时精度

有许多的表征的方式

延迟可编程线路的准确度。第一

为

微分非线性

（DNL），也被称为

到作为增量误差。它被定义为

所述延迟步骤中的一个给定的地址偏移

从它的标称值。对于所有短跑数字，

DNL是在1/2 LSB在每一个地址（请参阅

表1 ：延迟步骤）。

该

集成非线性

（ INL ）确定

通过首先构建最小二乘最佳拟合

通过延迟抗地址直线

数据。该INL是那么的给定的偏差

从这一行拖延。对于所有短跑数字，

INL是在1.0 LSB在每一个地址。

该

相对误差

的定义如下：

REL

= (T

– T

） - I * T

INC。

其中，i为地址，T

为测得的延迟

在第i个地址，T

时测得的固有

延迟，以及T

INC。

是标称增量。这是很

类似的INL ，但更简单的计算。为

最破折号编号，相对误差小于

1/8 LSB在每一个地址（请参阅表1 ：相对

宽容）。

该

绝对误差

的定义如下：

ABS

= T

– (T

INH

+ I * T

INC。

)

其中T

INH

是标称固有延迟。该

绝对误差容限，给出了地址0

和15 （见表1 ：固有的延迟，总的延迟，

分别）。在任何中间地址的

容差可以通过线性插值找到

地址0 &地址15公差。

该

匹配的错误

是衡量如何好

四行延迟彼此跟踪，当他们

都设定为相同的地址。该

线通常匹配到1％范围内或为1ns ，

取大者，为所有地址和所有

破折号号码。

3D3424

DELAY稳定性

CMOS集成电路中的延迟是强烈

依赖于电源和温度。

该3D3424采用新颖的补偿电路

以减少引起的延迟变化

波动的电源和/或温度。

关于稳定性， 3D3424的延迟

在一个给定的地址，我可以分成两

组成：

固有的延迟

）及

相对延迟

– T

）。这些组件展

非常不同的稳定系数，这两者都

必须在非常关键的应用程序进行审议。

的相对延迟的导热系数是

仅限于

±250

PPM /℃，这相当于一个

变型中，在-40℃至85℃的工作范围，

±1.5%

从常温延迟

设置。这适用于仪表板的数字更大

比1.5 。对于较小的破折号编号，热

漂移会更大，并且将永远是积极的。该

固有的延迟散热系数

名义上+ 25PS / C为所有仪表板的数字。

的相对延迟的电源灵敏度

±0.5%

在3.0V至3.6V的工作范围，

相对于所述延迟设置在标称

3.3V电源。这适用于所有的仪表板

数大于1.5。对于较小的仪表板

号，该电压灵敏度将更大

并且将始终是负的。的灵敏度

固有的延迟名义上-5ps / MV所有短跑

号。

3D3424

从

写作

设备

图3 ：级联多个器件

文档＃ 06020

6/6/2006

数据延迟设备， INC 。

3山。展望大道。克利夫顿，新泽西州07013

3D3424

应用注释（续）

输入信号的注意事项

的频率和/或脉冲宽度（高或低）

操作可以指定产生不利影响

延迟，并增加了特定的准确性

装置。原因的依赖

对输入信号输出延迟的精度

特点是多样和复杂。

因此，推荐的和绝对

最大操作输入频率和一个

推荐和绝对最低

操作脉冲宽度已经被指定。

工作频率

绝对最大工作频率

说明书中，列于表1中，确定

延迟线输入的最高频率

信号可以被复制，在时移，在

该设备输出，具有可接受的占空比

失真。

推荐的最大工作

频率规格确定最高

延迟线输入信号的量的频率

输出延迟的精度得到了保证。

操作上面建议的最大

频率将导致延迟移位略低

相对于它们的值在低频

操作。这些偏差的大小

将随着绝对最大频率

逼近。然而，如果输入频率

和脉冲宽度保持不变，该装置将

表现从一个时期到相同的延迟

明年（即没有明显的抖动）。

操作脉宽

绝对最小工作脉宽

（高或低）说明书中，列在表1中，

确定延迟的最小脉冲宽度

线路输入信号，可以被复制，移

在时间上在该设备的输出，以可接受的

脉冲宽度失真。

最小工作脉冲宽度（高或低）

规范确定最小脉冲宽度

延迟线输入信号的量，输出

延迟精度列于表1是

保证。

推荐的最小运行以下

脉冲宽度会导致延迟移位略低

相对于它们的值在长脉冲宽度

操作。这些偏差的大小

将随着绝对最小脉冲

宽度接近。然而，如果输入的脉冲

宽度和频率保持恒定，则设备

将表现出从一个周期到相同的延迟

下一个（即没有明显的抖动）。

编程的延迟更新

延迟线是一个存储装置。据卖场

一时间等于存在于所述输入信息

至延迟设置在呈现之前

输出。在3D3424每个4位延迟线是

15个串联连接的延迟表示

元件（分别由寻址

编程数据），每个能够存储数据的

一时间等于设备增量（步

时间）。延迟线存储器属性，在

随着业务需求相结合

“瞬间”连接的延迟元件

由编程数据到被寻址的

输出，可注入虚假信息到

输出的数据流。为了确保

杂散输出不发生，很重要的是

该输入信号是空闲状态（保持高或低）对一个

持续更新程序之前，短

延时。这个持续时间是由最大定

可编程延迟。满足这个要求

允许延迟线来“清除”自己的假

边缘。一旦新的地址被加载时，

输入信号可以开始切换。

文档＃ 06020

6/6/2006

数据延迟设备， INC 。

联系电话： 973-773-2299

传真： 973-773-9672

http://www.datadelay.com

3D3424

设备的特定连接的阳离子

表3 ：绝对最大额定值

参数

直流电源电压

输入引脚电压

输入引脚电流

储存温度

焊接温度

符号

STRG

领导

民

-0.3

-10

-55

最大

7.0

+0.3

150

300

单位

笔记

25C

10秒

表4 ：直流电气特性

（ -40℃至85℃ ， 3.0V至3.6V ）

参数

静态电源电流*

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

高电平输出电流

低电平输出电流

输出上升&下降时间

符号

＆放大器;牛逼

民

2.0

-0.1

0.0

-8.0

7.5

0.8

0.1

-6.0

典型值

5.0

最大

7.0

单位

笔记

= 3.6V

= V

= 0V

= 3.0V

= 2.4V

= 3.0V

= 0.4V

= 5 pF的

6.0

（动态） = 4 * C

* V

* F

其中：C

=平均电容负载/线路（ PF ）

F =输入频率（GHz）

输入电容= 10pF的典型

输出负载电容（C

） = 25 PF最大

表5 ： AC电气特性

（ -40℃至85℃ ， 3.0V至3.6V ）

参数

锁存器宽度

数据建立到时钟

从时钟数据保持

时钟宽度（高或低）

时钟设置锁存

时钟串行输出

闩锁，有效延时

锁存器延时无效

输入脉冲宽度

输入周期

输入到输出的延迟

符号

DSC

DHC

CSL

PCQ

LDV

LDX

期

PLH

, t

PHL

民

典型值

最大

单位

％的总延时

笔记

参照表1

参见文本

注：1 -

请参阅

编程的延迟更新

部分

文档＃ 06020

6/6/2006

数据延迟设备， INC 。

3山。展望大道。克利夫顿，新泽西州07013