DSP在移动通信中的应用
发布时间:2007/8/28 0:00:00 访问次数:853
摘要:可编程DSP(数字信号处理器)在数字峰窝电话中已广泛应用。本文阐述了DSP在目前标准中的应用情况,展望了未来DSP向低功耗方向发展的趋势。
关键词:DSP 移动通信 低功耗
目前移动终端结构中有两种主要趋向。一种是面对不断变化的标准,强调使用可编程DSP的灵活性;另一种是强调用专用集成电路(ASIC)实现的高效性。将来这两个方面必将结合起来。
DSP在GSM中的应用
GSM的功能框图如图1所示。图中一个典型的数字通信模块包括:信号压缩、差错检测、加密、调制和均衡。最初,人们认为低功耗要求意味着大部分GSM终端将用ASIC来实现,但随着技术的发展,DSP和ASIC在功耗方面的差异就显得不是那么重要了。
在GSM阶段1里编码器用RPELTP(短形脉冲激励线性预温编码)技术将语音压缩到13Kb/s,大多数硬件工程师都认为话音编码器应该由DSP来实现。并且,一旦DSP应用玩弄“不断升级”的任务中去,它就显得功能强大了。现在DSP在如图1所示的功能图中,开始承担物理层的其它功能了。
在演进的标准中灵活性是非常重要的。GSM阶段2中引进了增强全速率(EFR)和半速率(HR)话音编码。半速率在达到相同的语音质量的情况下,压缩速率更高,达到5.6Kb/s,但代价是复杂性增加。增强全速率能够提供更好的话音质量和性能,其代价是复杂度更高,它是应用一种叫做矢量和激励线性预测(VSELP)的算法来实现的。
随着这些变化,物理层的性能越来越好,费用越来越低,功率更节省。因此,每一代移动终端的物理层都同前一代有一些微小的差别,而基于ASIC的解决方案的升级就比较困难而且代价也比较大。因为现在有专门为无线应用设计的低功耗DSP,用ASIC实现DSP完成的功能而节省的功率不足以让系统设计师放弃用DSP设计的灵活性。1994年以后,单片DSP芯片的功能已经很强大,甚至可以用单片DSP芯片实现基带的所有功能。为了节省功率和缩小电路板的体积,几种DSP芯片,如Motorola56652和TI的数字基带平台都集成了RISC(精简指令集计算机)微控制器去处理协议和人机界面,这样就可以让DSP去专门做通信算法的任务。
随着GSM移动终端的演进,它已经逐渐发展到不仅仅实现简单的电话功能,这就使得不仅仅在物理层而且在其它层也可以用到DSP。尤其是随着第三代移动通信的到来,无线数据业务的应用,这一趋势将会加速。
DSP向低功耗发展的趋势
新一代DSP增强的结构、设计和处理能力提供了更好的性能并且功耗更低,适合电池供电的应用。我们知道许多通信算法是乘和累加(MuAcc)运算,它包含从存储器取两个操作数,执行乘法和累加,然后将结果放回到存储器。所以我们用每百万个MuAcc消耗的mW来评估DSP的功率消耗。据统计,目前DSP的功耗每18个月就降低一半。由于DSP用的静态逻辑,主要的功率消耗就是对器件内部电容的充放电上,这个动态的功率消耗如下式所示:
p=ac×V摆幅×V电源×f
上式中P代表消耗的功率,a代表每个时钟周期内内部节点的周期数,v摆幅和v电源相等,f代表频率。整个芯片的动态功率消耗是电路里所有节点的P的和。从上式看到,由于每个节点的动态功率消耗同供电电压的平方成正比,那么降低供电电压对节省功率是很重要的。例如,将供电电压从3.3V降低到1.8V功率消耗降低了3.4倍。但是,仅仅降低供电电压而不改进技术,是不完善的。因此在降低供电电压的同时还要改进技术才能使性能提高和功耗下降。
下面我们以TI的TMS320C54x为例,介绍它的低功耗设计。TMS320C54x是专门为无线通信应用而设计的DSP芯片。另外,随着无线市
摘要:可编程DSP(数字信号处理器)在数字峰窝电话中已广泛应用。本文阐述了DSP在目前标准中的应用情况,展望了未来DSP向低功耗方向发展的趋势。
关键词:DSP 移动通信 低功耗
目前移动终端结构中有两种主要趋向。一种是面对不断变化的标准,强调使用可编程DSP的灵活性;另一种是强调用专用集成电路(ASIC)实现的高效性。将来这两个方面必将结合起来。
DSP在GSM中的应用
GSM的功能框图如图1所示。图中一个典型的数字通信模块包括:信号压缩、差错检测、加密、调制和均衡。最初,人们认为低功耗要求意味着大部分GSM终端将用ASIC来实现,但随着技术的发展,DSP和ASIC在功耗方面的差异就显得不是那么重要了。
在GSM阶段1里编码器用RPELTP(短形脉冲激励线性预温编码)技术将语音压缩到13Kb/s,大多数硬件工程师都认为话音编码器应该由DSP来实现。并且,一旦DSP应用玩弄“不断升级”的任务中去,它就显得功能强大了。现在DSP在如图1所示的功能图中,开始承担物理层的其它功能了。
在演进的标准中灵活性是非常重要的。GSM阶段2中引进了增强全速率(EFR)和半速率(HR)话音编码。半速率在达到相同的语音质量的情况下,压缩速率更高,达到5.6Kb/s,但代价是复杂性增加。增强全速率能够提供更好的话音质量和性能,其代价是复杂度更高,它是应用一种叫做矢量和激励线性预测(VSELP)的算法来实现的。
随着这些变化,物理层的性能越来越好,费用越来越低,功率更节省。因此,每一代移动终端的物理层都同前一代有一些微小的差别,而基于ASIC的解决方案的升级就比较困难而且代价也比较大。因为现在有专门为无线应用设计的低功耗DSP,用ASIC实现DSP完成的功能而节省的功率不足以让系统设计师放弃用DSP设计的灵活性。1994年以后,单片DSP芯片的功能已经很强大,甚至可以用单片DSP芯片实现基带的所有功能。为了节省功率和缩小电路板的体积,几种DSP芯片,如Motorola56652和TI的数字基带平台都集成了RISC(精简指令集计算机)微控制器去处理协议和人机界面,这样就可以让DSP去专门做通信算法的任务。
随着GSM移动终端的演进,它已经逐渐发展到不仅仅实现简单的电话功能,这就使得不仅仅在物理层而且在其它层也可以用到DSP。尤其是随着第三代移动通信的到来,无线数据业务的应用,这一趋势将会加速。
DSP向低功耗发展的趋势
新一代DSP增强的结构、设计和处理能力提供了更好的性能并且功耗更低,适合电池供电的应用。我们知道许多通信算法是乘和累加(MuAcc)运算,它包含从存储器取两个操作数,执行乘法和累加,然后将结果放回到存储器。所以我们用每百万个MuAcc消耗的mW来评估DSP的功率消耗。据统计,目前DSP的功耗每18个月就降低一半。由于DSP用的静态逻辑,主要的功率消耗就是对器件内部电容的充放电上,这个动态的功率消耗如下式所示:
p=ac×V摆幅×V电源×f
上式中P代表消耗的功率,a代表每个时钟周期内内部节点的周期数,v摆幅和v电源相等,f代表频率。整个芯片的动态功率消耗是电路里所有节点的P的和。从上式看到,由于每个节点的动态功率消耗同供电电压的平方成正比,那么降低供电电压对节省功率是很重要的。例如,将供电电压从3.3V降低到1.8V功率消耗降低了3.4倍。但是,仅仅降低供电电压而不改进技术,是不完善的。因此在降低供电电压的同时还要改进技术才能使性能提高和功耗下降。
下面我们以TI的TMS320C54x为例,介绍它的低功耗设计。TMS320C54x是专门为无线通信应用而设计的DSP芯片。另外,随着无线市
上一篇:“一扔就亮”的发光模块 日本亮相
上一篇:简易型字幕插播设备