数字法测量峰值的基本思路是将信号的瞬时幅值经A/D采样送入CPU（单片机、FPGA等），在信号周期内对输入信号的采样值进行大小比较，从而得出信号的峰值或峰一峰值。比较在CPU内部实现，可简化测量电路且容易实现。系统框图如图8-3所示。

    在CPU (FPGA)内部设置两个暂存器，分别存储目前测到的最大值和最小值。下一个信号被采集进来以后，分别与这两个暂存器里面的数据比较，若大于原来存储的最大值，则用这个值覆盖原最大值；若小于最小值，则用这个值覆盖原最小值；若介于最大值与最小值之间，则丢弃该值，等待下一个采样值的来临。在每个信号周期结束时，暂存器l和暂存器2的差值就是峰一峰值。
    数字测量可使精度和稳定度进一步提高，且避免了模拟器件不稳定或漂移等因素的影响，减小了峰值检测的误差。
    采用A/D采样的方法采集峰值点，对于采样点数的要求叱较高。在通常情况下，保持波形失真度小，要求波形至少由64个点组成，对于20MHz的A/D采样速率，能处理的信号频率也只能达到20MHz/64=312.5kHz，因此限制了数字测量方法的测量频率范围。要克服测量频率的“瓶颈”可以采用欠采样的办法，但会大大降低实时性，并且也会增加数字处理的复杂度。所以，此方法对于频率较低的信号峰值测量有着较好的性能（包括稳定性和精度等方面），但是能够实时处理的信号频率范围比较小。   G1084T43UF