芯片级微电子技术是军事信息系统的决定因素及核心技术。美国国防部与国防先进研究计划局在这一领域的投资历史悠久。如果从电路速度(或时钟频率)以及晶体管数量(或密度)的角度来衡量，可以看出在过去25~30年的时间里，微电子技术是沿着两条并行相关而独立的轨迹向前发展的。

两条轨迹
第一条轨迹反映了摩尔定律在硅CMOS数字电路方面的进步。就速度而言，CMOS通常不属高性能技术，它反映的是摩尔定律每平方厘米晶体管数量的增加，面临的挑战是如何解决芯片结构的复杂性及设计问题。为了解决这一难题，人们开发了计算机辅助设计(CAD)以设计更加复杂的含有数百万晶体管的数字芯片。半导体行业协会制订了一种符合摩尔定律的技术发展路线图。光刻及材料/材料处理研究部门也按照这一发展路线图进行了成功的研发，形成行业发展主流。

美国国防先进研究计划局在历史上的开发也是符合上述路线图的，不过最近几年，它已跳出了这个框框。例如，几年前路线图预计特征尺寸70nm以下的CMOS是不可能实现的，但在2001年国防先进计划局的一个微电子项目演示了临界尺寸在20nm以下并具有优良晶体管特性的器件。
今天这一先进结果已得到全行业的证实。而根据摩尔定律的预测，该尺寸产品在下个年代也不能实现商品化。

目前，IC的特征尺寸已成功跨越100nm，并且90nm器件也已取得成果，加之许多技术问题正在研究之中，毫无凝问，未来可以设计出包含几万亿个纳米级CMOS晶体管的芯片。但从军事上看，比高集成度更为引人注目的是它表现出的皮秒(10-12秒)开关速度，它对应着THz(1012Hz)的带宽能力。皮秒速度，集成几万亿个晶体管芯片的应用，标志着硅的又一场革命，使高速电路应用从商用无线SoC扩充到许多新的军事特别应用，混合应用独特的RF电路和高速DSP，开拓由工作在20~30GHz钟频的DSP芯片来控制算法。

进入亚微米CMOS电子技术领域，人们面临的挑战主要有以下两个：①如何应用含有1万亿个晶体管的DSP芯片？军事上能否充分利用？②如何在军事RF系统中应用几GHz速度的CMOS芯片？

第二条轨迹迄今为止主要由军事应用推动。为了开发高性能、高频率、单片集成微波集成电路 (MIMIC)以及相应的高速混合模拟/数字电路技术，国防先进计划局在化合物半导体技术领域不断投资。影响是显而易见的：一是军用射频系统的广泛应用，二是承包公司将MIMIC技术推广到商用无线领域。

这条道路面临的挑战和CMOS电路不同，MIMIC的挑战主要有三点：①为了获得器件一致性，在构成单个晶体管的材料结构控制方面必须实现高精度；②芯片需要许多无源阻抗匹配元件；③实现布线管理以控制芯片中的信号传输阻抗。

这些挑战不但使电路设计增加了负担，也限制了MIMIC芯片的生产。目前还没有通用的MIMIC核心电路设计，这意味着还需要继续开发EDA工具，以获得所需的数字设计技术。即使对化合物材料的沉积控制已很精密，但也没有达到硅材料的程度，因而今天前沿的混合信号、射频/模拟芯片的集成度只能做到几千个晶体管。只有大大提高了更复杂化合物半导体芯片的设计与制作，军用射频系统的能力才能大幅增强。

后硅新技术
有鉴于此，国防先进计划局的微电子技术处(MTO)推出了若干新的微电子技术项目，当深亚微米的传统MOS器件的性能开始受制于量子效应，因而其发展遇到了难以逾越的物理界限。人们只好超越传统办法，寻求替代技术，“微米世界”让位于未来基于量子力学的“纳米世界”。

为了探索崭新的领域，国防先进计划局制定了名为“超越硅CMOS”的多单位合作研究项目，包括；①分子电子技术；②自旋电子学(spintronics)；③量子信息与科学技术；④生物计算技术。

这些领域的研究工作正在取得巨大进步。分子电子学项目获得初步成功之后正开发大规模电路技术和纳米级分子器件与传统硅CMOS电路的接口问题，解决在分子计算机的什么地方接入键盘等问题。

第二个项目是探索如何提高深亚微米CMOS电路的信号处理能力，现在CMOS的特征尺寸是100nm，下一年代将缩小到10nm。此外，国防先进计划局近两年还做了一些专门研究。其中一项主要研究是在摩尔定律走向极限时的微处理器结构，以继续发展传统计算机。

更重要的是其结果使我们看清了以下两个值得注意的发展趋势，将给数字信号处理技术带来真正的革命。
①随着时钟频率的不断增加，芯片内信号传输将采用多个时钟周期。这使目前基于冯·诺依曼结构的信号处理器的效率将越来越低。到2010年，目前设计的芯片处理能力和基于新结构所设计的芯片处理能力相比，可相差4个数量级以上。

这种挑战要求研究人员从目前的计算密集的串行处理设计转向通信密集的并行处理设计，同时要求新设计和制造的芯片是具有相当于芯片级局域网或“纳米局域网”芯片，其数据流与管理方式有点类似于当前的网络化工作站。这种新的