同步数据传输未被以微控制器为基础的智能卡所采用，因为它们只和终端做异步通信。然而，它是存储卡 的标准方法。例如，它们作为电话卡的预付费的电子钱包用量十分巨大，广泛的应用证明对同步数据传输予 以叙述的必要性。

　　在存储卡中，同步数据传输和硬件的芯片是紧密相连的，应当设计得尽可能地简单。在传输协议中没有层 次的划分，也不存在逻辑的编址，所以在终端中的应用必须直接访问芯片中的存储地址。协议使存储在芯片 中的数据可以实际编址予以读写。这就是说，实际的数据传输过程也和存储器的编址功能和管理是相连在－ 起的。

　　这里也不存在数据传输过程中的差错检测和校正，尽管必须说明这类差错在卡和终端之间是很少出现的。 虽然如此，如果终端的应用检测到了一个传输错误，它就必须重读卡存储器的有关区域，所有这些限制为的 是使卡和终端之间的数据传输能有很高的速率并且只使用极少量的硬件逻辑。

　　由于同步数据传输仅用于使数据传输尽可能的简单（这意味着极少量的逻辑线路），结果是强烈地依赖于 硬件。这就是说同步传输协议是不一致的，有时从一种芯片到另一种芯片的变化很大，只有atr是标准化的 。因此，一个和不同类型存储卡通信的终端，必须实现几种不同的同步数据传输协议。

　　存储卡数据传输的准确命名应当是“时钟同步串行数据传输”，它清楚表明了这类通信的基本条件。就像 异步通信那样，数据在卡和终端之间是串行传送的，即1位接1位。然而，这些位的传送同步于一个时钟信号 ，这样就没有必要传送起始和结束信号了。

　　对于简单的存储卡的情形，那里仍是没有任何差错检测信息，这就是说既没有奇偶位也没有补充的校验和 被传送。低概率的传输差错是由于很低的时钟频率，其范围大约是10～100khz。由于每个时钟周期传送一位 ，20khz的时钟频率所产生的传输率为20kb/s。实际上，有效的传输率还要低些，因为对于存储卡必须传送 附加的地址信｀急。

　　为了在一种可理解的方式下叙述存储卡的同步数据传输，我们首先需要说明存储卡的某些基本特点。在它 们最简单的形式中，这些卡的存储器被分为两部分，它们是固定的rom区和一个能够写人和擦除的eeprom区 ，两个区都是位编址的并可自由读出，而在是eeprom的情况下还可以写入和擦除。

　　主从关系在存储卡中比微控制智能卡甚至更为明显。例如，终端完全接管了存储器的物理编址。卡本身仅 能封锁某些区域避免被整体擦除，它是由在存储器前面的硬布线逻辑控制的，这种逻辑也管理非常简单的数 据传输处理。

　　1．电话芯片协议

　　作为一个例子，这里用含有一块sle 4403芯片的电话卡来说明数据传输，在这块ic里的存储器是面向位的 ，这意味着所有的操作都是按位进行的。其他类型的芯片可以具有与此处所述的不同的协议。然而，基本数 据传输原理对所有同步卡都是一样的。

　　数据传输用了三根引线，双向数据引线被卡和终端二者用来交换单位数据。时钟引线传送终端产生的给卡的时钟，这个时钟提供了同步数据传送的基准。第3根和数据传输有关的是控制引线。基 于另外两根引线的状态，它决定了芯片实际上要做什么。

　　原则上，对存储卡的完整控制需要芯片逻辑对四种不同功能的译码，它们是读、写、清除存储器和给地址 指示器增量。一张存储卡具有一个全部存储器的指针，用它可对整个存储区进行从位到位的编址。如果指针 到达了存储器的上边界，它就回到零。对于面向位的芯片的设计，它就指向了存储器的第1位。同步数据传 输的一项功能是把指针复位至一起始值，通常它是零。

　　第2项功能是从存储器读出数据，另外两项功能是写入和擦除eeprom位，擦除eeprom位，将使得它们可以 重新写人，在电话卡中自然是被封锁的，否则它们就能被重新装人了。

　　1）地址指针的复位

　　如果时钟引线和控制引线同时处于高电平则地址指针被卡的加电逻辑复位至其为零之初始值。然而，控制 脉冲必须比时钟脉冲要维持稍长些的时期，以防止地址的突然增量，参看图1和图2。在每一激活序列之后， 地址指针都要复位到其原有值，否则它就会指向一个未定义的地址。

图1 地址指针复位至零

图2 地址指针增量并从某地址读出数据

　　2）增量地址指针和读出数据

　　如果控制引线处于低电平而时钟脉冲有一个上升边沿，卡的内部逻辑将使地址指针增量1。时钟脉冲的下降 边将使指针指出的地址的内容出现在数据引线上。如果指针到达其最大值，它和存储器的大小有关，它滚动 到零并从头开始。

　　3）向一地址写入

　　如果地址指针是位于可写人的eeprom区域内，则在数据引线上之值可由给控制引线施加一高