EDA中的系统总体组装电路的VHDL源程序XSKZQ.VHD的仿真
发布时间:2008/10/21 0:00:00 访问次数:427
从如图可以看出,当selout分别等于0,1,2,3,4,5,6,7时,分别选择对应的输入数据输出,达到了设计要求。
如图 xskzq.vhd的仿真图
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
从如图可以看出,当selout分别等于0,1,2,3,4,5,6,7时,分别选择对应的输入数据输出,达到了设计要求。
如图 xskzq.vhd的仿真图
欢迎转载,信息来自维库电子市场网(www.dzsc.com)