EDA中的总体组装的VHDL源程序系统的有关仿真
发布时间:2008/10/21 0:00:00 访问次数:464
如图1~如图5是系统中有关模块的仿真,请读者结合有关程序进行仿真结果的分析。经分析上述的有关仿真结果,可知对应模块的vhdl程序设计是正确的。
如图1 adzhkz的仿真结果图(未加去毛刺进程前)
如图2 adzhkz的仿真结果图(口了去毛刺进程后)
如图3 sjyscl的仿真结果图
如图4 dazhkz的仿真结果图
如图5 jpxskz的仿真结果图
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
如图1~如图5是系统中有关模块的仿真,请读者结合有关程序进行仿真结果的分析。经分析上述的有关仿真结果,可知对应模块的vhdl程序设计是正确的。
如图1 adzhkz的仿真结果图(未加去毛刺进程前)
如图2 adzhkz的仿真结果图(口了去毛刺进程后)
如图3 sjyscl的仿真结果图
如图4 dazhkz的仿真结果图
如图5 jskz的仿真结果图
欢迎转载,信息来自维库电子市场网(www.dzsc.com)