位置:51电子网 » 技术资料 » EDA/PLD

EDA中的状态控制器设计技巧分析

发布时间:2008/10/20 0:00:00 访问次数:399

  (1)在状态控制器kzq中,利用状态机的设计方法简化了设计。

  (2)在数据装载器zzq的设计中,利用三个装载信号的组合ld_8888&ld_done&ld_clk赋给变量temp,巧妙地解决了装载数据的选择问题。

  (3)在烹调计时器jsq的设计中,利用两个减法十进制计数器和两个减法六进制计数器的串级组合,非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中(详见下面列出的程序段),通过引入clk的上升沿,消除了进位信号cqi的毛刺。



  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  (1)在状态控制器kzq中,利用状态机的设计方法简化了设计。

  (2)在数据装载器zzq的设计中,利用三个装载信号的组合ld_8888&ld_done&ld_clk赋给变量temp,巧妙地解决了装载数据的选择问题。

  (3)在烹调计时器jsq的设计中,利用两个减法十进制计数器和两个减法六进制计数器的串级组合,非常简便地实现了59′59″数之间的计时和初始数据的装载。同时在减法十进制计数器和减法六进制计数器的第二个进程中(详见下面列出的程序段),通过引入clk的上升沿,消除了进位信号cqi的毛刺。



  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!