Coo1Runner-Ⅱ器件实现设计范例IDE控制器
发布时间:2008/9/19 0:00:00 访问次数:501
ide控制器的coolrunner-ii实现支持以下功能。
(1)intel pxa270 cpu的16位vlio模式下的静态存储器接口。
(2)ata pio模式0。
(3)用做缓存的外部sram接口。
(4)数据吞吐量。
■在cpu接口为16位，sram访问时间为55 ns的情况下，最大数据吞吐量为⒍4 mb/s。
■在cpu接口为16位，sram访问时间为10 ns的情况下，最大数据吞吐量为7.4 mb/s。
■在cpu接口为32位，sram访问时间为10 ns的情况下，最大数据吞吐量为10 mb/s。
(5)仅支持一个硬盘接口。
(1)intel pxa270 cpu的16位vlio模式下的静态存储器接口。
(2)ata pio模式0。
(3)用做缓存的外部sram接口。
(4)数据吞吐量。
■在cpu接口为16位，sram访问时间为55 ns的情况下，最大数据吞吐量为⒍4 mb/s。
■在cpu接口为16位，sram访问时间为10 ns的情况下，最大数据吞吐量为7.4 mb/s。
■在cpu接口为32位，sram访问时间为10 ns的情况下，最大数据吞吐量为10 mb/s。
(5)仅支持一个硬盘接口。
ide控制器的coolrunner-ii实现支持以下功能。
(1)intel a270 cpu的16位vlio模式下的静态存储器接口。
(2)ata pio模式0。
(3)用做缓存的外部sram接口。
(4)数据吞吐量。
■在cpu接口为16位，sram访问时间为55 ns的情况下，最大数据吞吐量为⒍4 mb/s。
■在cpu接口为16位，sram访问时间为10 ns的情况下，最大数据吞吐量为7.4 mb/s。
■在cpu接口为32位，sram访问时间为10 ns的情况下，最大数据吞吐量为10 mb/s。
(5)仅支持一个硬盘接口。
(1)intel a270 cpu的16位vlio模式下的静态存储器接口。
(2)ata pio模式0。
(3)用做缓存的外部sram接口。
(4)数据吞吐量。
■在cpu接口为16位，sram访问时间为55 ns的情况下，最大数据吞吐量为⒍4 mb/s。
■在cpu接口为16位，sram访问时间为10 ns的情况下，最大数据吞吐量为7.4 mb/s。
■在cpu接口为32位，sram访问时间为10 ns的情况下，最大数据吞吐量为10 mb/s。
(5)仅支持一个硬盘接口。
相关技术资料- 5-5新一代至强处理器Clearwater
- 5-5Ti2AlSnC MAX米纤维膜光热层光热蒸发器
- 5-5Foveros Direct和 EMIB（2.5D桥接）技术详解
- 5-518A-PT工艺先进3D封装技术应用研究
- 5-5新一代超薄中长距激光雷达EMX
- 5-5激光雷达+双英伟达Thor芯片（算力1400TOPS）探究
- 4-30高通舱驾融合控制器SA8775P SoC
- 4-30Oryon CPU、Adreno GPU核心模块技术
- 4-30骁龙Snapdragon Ride平台应用探究
- 4-30LED驱动器、隔离驱动器市场应用前景
- 4-30MemryX MX3 AI 芯片应用简介
- 4-30信号链和电源管理芯片市场应用详解
- 相关IC型号
公网安备44030402000607
