Coo1Runner-Ⅱ器件实现CPU接口和寄存器模块
发布时间:2008/9/19 0:00:00 访问次数:393
此接口实现cpu对cpld寄存器的访问，cpld与pxa270的静态存储器接口相连，工作在16位vlio模式下。此接口工作在104 mhz(cpu时钟)，cpu片选、写使能和读使能信号被用来解码cpu周期。cpu地址位a9被用来区分是当前要访问cpld寄存器，还是sram。当a9=0时。访问cpld寄存器；当2a9=1时，访问sram。
此接口实现cpu对cpld寄存器的访问，cpld与a270的静态存储器接口相连，工作在16位vlio模式下。此接口工作在104 mhz(cpu时钟)，cpu片选、写使能和读使能信号被用来解码cpu周期。cpu地址位a9被用来区分是当前要访问cpld寄存器，还是sram。当a9=0时。访问cpld寄存器；当2a9=1时，访问sram。
相关IC型号
公网安备44030402000607
