coolrunner-ii器件的每个输出信号可以被设置成高阻态，以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的，可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。
　　(1)约束文件(ucf)
　　net <signal name> open_drain;
　　例如：
　　net data_out open_drain;
　　（2）vhdl语言
　　attribute open drain： string；
　　attribute open drain of <signal name>： signal is "true"；
　　例如：
　　attribute open_drain： string；
　　attribute open_drain of data_out： signal is "true"；
　　(3)verilog语言
　　//synthesis attribute open_drain of <signal name>；
　　例如：
　　//synthesis attribute open_drain of data_out;

　　欢迎转载,信息来自维库电子市场网（www.dzsc.com）