来源：电子设计应用  作者：莱迪思半导体公司 Jock Tomlinson

许多系统工程师不仅把PCI视为一种芯片到芯片的连接技术，还把它应用到背板中子板与子板的连接上。

不管是PCI还是专有并行背板连接方案，在业界都运用了许多年。随着对系统带宽的要求不断增加，并行背板连接面临着挑战。带宽增加使IC厂商和系统工程师不得不使用更宽的数据总线(16 -- > 32 --> 64 --> 128位)和更高的频率(33MHz->  66 MHz -> 133MHz)。此外，高频、很长的总线会产生很多负面效应。因为传输线串扰，反射和地弹等造成的信号噪音以及时沿误差会影响大型高速背板的性能。

面对一系列如3G、10Gb 以太网、OC192，以及类似的高性能新技术的应用，设计工程师必须找到高速可靠且低成本的解决方案。于是人们转向存储领域借鉴可行的方法，即高速串行连接技术。串行连接用在串行背板上有很多明显优于并行背板的地方。最重要的就是高性能。

串行连接先将并行信号在“局域”PCB板一边输入，然后把它们转换成串行码流送给背板(见图1)。时钟信号在发送端被调制在数据里，然后在接收端被时钟数据恢复线路(CDR)抽取出来。例如8，10，或者12位的并行数据可以进入SerDes (并串/串并转换)器件，这个器件产生含有时钟调制在内的串行数码流。