系统时钟的设计
发布时间:2008/9/16 0:00:00 访问次数:469
在设计fpga时，有时需要将整块板或整个系统的时钟综合起来考虑，本节主要介绍系统时钟的设计。
芯片之间互连时，有源同步和系统同步两种方式。无论采用何种同步方式，在需要调整时钟数据相位时，应参考dom和pll用法、考虑引脚延时和pcb延时等，以便综合考虑时钟方案。
在设计fpga时，经常需要为其他芯片或系统提供时钟。比如要为外部的ssram提供时钟，为了能够保证所提供的时钟和数据的相位关系，通常的做法是采用外部时钟反馈方案。馈线的长度等于fpga到外围器件的时钟线的长度，这样可以保证内部寄存器的时钟端的时钟相位和外围器件的时钟引脚的相位一致，如图所示。
图 系统时钟设计
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
在设计fpga时，有时需要将整块板或整个系统的时钟综合起来考虑，本节主要介绍系统时钟的设计。
芯片之间互连时，有源同步和系统同步两种方式。无论采用何种同步方式，在需要调整时钟数据相位时，应参考dom和pll用法、考虑引脚延时和pcb延时等，以便综合考虑时钟方案。
在设计fpga时，经常需要为其他芯片或系统提供时钟。比如要为外部的ssram提供时钟，为了能够保证所提供的时钟和数据的相位关系，通常的做法是采用外部时钟反馈方案。馈线的长度等于fpga到外围器件的时钟线的长度，这样可以保证内部寄存器的时钟端的时钟相位和外围器件的时钟引脚的相位一致，如图所示。
图 系统时钟设计
欢迎转载,信息来自维库电子市场网（www.dzsc.com）
上一篇：同步复位及异步复位设计
上一篇：片内时钟的设计
相关技术资料- 6-20隔离式半桥栅极驱动器MPQ18831
- 6-204-20mA输入模数转换器参数应用设计
- 6-20单芯片AI集群定时解决方案简述
- 6-20超低功耗3 轴微机电系统 (MEMS) 加速度计产品详情
- 6-20240×410微米标准硅CMOS芯片
- 6-20NE555定时器运动探测器应用详解
- 6-19集成高效降压 DC/DC 变换器特性和优势
- 6-19OTP/MTP 存储器功能和数字编程
- 6-19栅极驱动的单片半桥芯片MP86934
- 6-19超小型 3mm x 4mm FC-TQFN 芯片应用设计
- 6-19核心电源 Intelli-Phase（单片DrMOS）
- 6-19Power Management Buck/降压转换器系列
- 相关IC型号
公网安备44030402000607
