摘　要：为提高８０５１系列单片机ｉ２ｃ总线的工作效率，提高整机工作性能，根据ｉ２ｃ总线协议设计了８０５１单片机的ｉ２ｃ接口电路。用ｖｈｄｌ语言进行设计，并用ｍａｘｐｌｕｓⅱ进行编译仿真，下载芯片为有ｅｐｍ７１２８ｓｌｃ８４　－　１５。

　　１　引　言

　　ｉ２ｃ总线接口器件在视频处理、移动通信等领域的应用已经非常普遍。另外，通用的ｉ２ｃ总线接口器件，如带ｉ２ｃ总线的ｒａｍ，ｒｏｍ，ａ／ｄ，ｄ／ａ，ｌｃｄ驱动器等，也越来越多地应用于计算机及自动控制系统中。随着ｉ２ｃ接口器件越来越广泛的应用，８０５１系列单片机与他之间的通信越来越频繁。

　　８０５１系列单片机与ｉ２ｃ总线接口器件通信时，８０５１的通用口与ｉ２ｃ总线器件的ｓｃｌ，ｓｄａ连接。根据ｉ２ｃ总线数据传输协议，８０５１必须对其两个通用口进行频繁的置位、清零。根据基于５１指令系统编制的汇编程序，传送一位数据，需要９个机器周期，而对于８０５１，一个机器周期要耗费６个时钟周期，即用５４个时钟周期才能传送一位数据。如此则极大地占用了ｃｐｕ的工作时间，降低了系统的工作效率，导致ｉ２ｃ器件的优势难以显现。因此，有必要设计８０５１与ｉ２ｃ总线的专用接口电路。该接口电路能够对ｉ２ｃ总线上的数据进行自动收发，而ｃｐｕ只需要通过并口访问该接口电路中的有关寄存器就可以实现与ｉ２ｃ器件的数据交换，从而使整个系统的性能得到提高。本设计用ｖｈｄｌ硬件描述语言为工具，用ａｌｔｅｒａ公司的　ｍａｘｐｌｕｓⅱ软件进行编译仿真，下载芯片为ｅｐｍ７１２８ｓｌｃ８４－１５。

　　２　设计目标和要求

　　为了提高数据传送的速度，设计一个ｉ２ｃ接口电路。８０５１不直接与ｉ２ｃ器件交换数据，而是通过并口与该ｉ２ｃ接口电路交换数据，ｉ２ｃ总线上的数据传送也通过该ｉ２ｃ接口电路来完成。从而通过ｃｐｕ的外部存储器读写指令就可实现与ｉ２ｃ器件的数据交换，使对串口的操作用并口的方式来实现。

　　在ｉ２ｃ接口电路内部有一个控制寄存器ｃｉ０和一个数据寄存器ｃｉ１，即ｉ２ｃ接口电路占用两个地址。通过写控制寄存器ｃｉ０的内容实现对ｉ２ｃ接口电路的编程，读写数据寄存器ｃｉ１的内容实现与ｉ２ｃ器件的数据交换。在ｃｉ０中的内容定义了８０５１对ｉ２ｃ器件进行操作的类型（读或写）和ｉ２ｃ器件内地址的字节数等信息，使ｉ２ｃ接口电路能够识别从８０５１传来的数据是地址还是数据、８０５１将要发送数据还是接收数据以及数据的长度等。

　　如果８０５１要发送数据给ｉ２ｃ器件，则根据ｉ２ｃ总线协议，在数据ｃｉ１接收到第一个数据后启动ｉ２ｃ总线，然后将ｃｉ１中的数据进行并串转换后逐位发出，发出完毕后设置一个标志位，使８０５１知道可以发送下一个总线后首先写ｉ２ｃ器件内地址，然后进行数据接收，进行串并转换后将接收到的数据装入ｃｉ１中，再设置标志位，使８０５１知道可以读出数据。

　　根据上述设计要求，ｉ２ｃ接口芯片的引脚如图１所示。其中ｃｌｋ可以使用独立的时钟，使ｉ２ｃ总线的位传送速度远高于８０５１的位操作，从而可使ｉ２ｃ总线的数据传送接近并口的数据速率；ａ０是地址信号输入，ａ０＝０时进行ｃｉ０写操作，当ａ０＝１时进行ｃｉ１读／写操作；ｂｚ为标志输出位，ｂｚ＝０时，８０５１需要等待，ｂｚ＝１时８０５１可以对ｃｉ１操作。

　　点击此处查看全部新闻图片

　　ｉ２ｃ接口芯片在系统中的情况如图２所示。这里８０５１对ｉ２ｃ接口芯片操作使用了查询方式，也可以改用中断方式

　　点击此处查看全部新闻图片

　　３　并行接口设计的实现

　　３．１　接口设计的内部结构

　　该芯片的内部结构图如图３所示。系统由控制寄存器ｃｉ０，数据寄存器ｃｉ１，并串转换，串并转换，移位寄存器以及ｉ２ｃ控制模块６部分构成。

　　３．２　方式控制字

　　８０５１向控制寄存器ｃｉ０写控制字，实现对ｉ２ｃ接口的编程控制。ｃｉ０的控制字格式如下所示：

　　ａ２，ａ１，ａ０位：对与８０５１相连的ｉ２ｃ器件组的片选（器件地址）。对应不同值时选择不同的器件通信。

　　ｒ／ｗ：用来控制８０５１对ｉ２ｃ器件的读写操作。１表示８０５１对ｉ２ｃ器件读数据；０表示８０５１对ｉ２ｃ器件写数据。

　　ｍ１ｍ０：当ｓ＝１时的４种工作方式：

　　①ｉ２ｃ总线未连接，要进行写操作。

　　②ｉ２ｃ总线未连接，要进行读操作。

　　③ｉ２ｃ总线已连接，换一个ｉ２ｃ器件或换新地址，要进行写操作。

　　④ｉ２ｃ总线已连接，换一个ｉ２