位置:51电子网 » 技术资料 » D S P

双TSC695F处理器在微小卫星电子平台中的应用

发布时间:2008/8/14 0:00:00 访问次数:603

  星务中心计算机是微小卫星电子系统的核心部件之一,本文介绍的星务中心计算机是由双tsc695f处理器加外围功能模块实现的,它的主要作用是诊断整星状态、安排整星任务的运行和调度,使卫星能正常的运行。

  另外,为了减少地面干预次数和增强卫星在轨生存能力,要求卫星具有高度的自主性,这也依赖于星务中心计算机的调度能力。因此,要求星务中心计算机功能强、能应付各种恶劣环境、并具有很强的自适应性,即能在线检测现场并自主实施决策处理。宇航计算机芯片是微小卫星整星电子系统一体化设计的一个重要的组成部分,由于一旦进入太空,空间计算机系统就具有不可修复性,这就要求系统有很强的容错能力,即使在故障条件下,还能正常工作。

  系统总体方案

  星务中心计算机采用模块级冗余技术来增强系统的可靠性,内部主要的电路模块均采取双冗余设计,如cpu模块(双tsc695f)、can总线模块、usb总线模块、遥测输出通道模块、遥控输入通道模块等。当前正在运行的电路模块发生故障时,系统通过容错电路自动切换或由地面控制切换到另一个备份的电路模块,继续当前电路模块的工作,而发生故障的电路模块则由地面根据其遥测状态数据判断其故障并采取相应的措施。cpu模块可采用双tsc695f抗辐照cpu,其工作频率最高可达50mhz,是一款比较适合航天领域应用的cpu,系统原理框图  

  a机和b机有各自的最小系统电路,即有独立的sram和flash等,不会互相影响。同时,a机和b机共享外围io设备,这是通过pld1和pld2来实现的。在pld1和pld2中,主要实现各功能io外设总线的切换,因为所有io外设的数据、地址以及控制总线都是由fpga实现。这样,通过pld1或pld2,就可以把总线1和总线2上的io外设挂在a机上运行或是挂在b机上运行了,从而实现功能部件的容错。而系统级的容错主要是靠系统仲裁模块来控制的,在这里的系统仲裁模块是采用高可靠性的宇航级pld来实现的,该pld要实现的功能相对简单,逻辑清楚,主要接收双机的看门狗信号和心跳信号,同时输出双机系统复位以及关双机电源信号的功能,从而实现双机系统自主容错功能。

  本设计采用了由欧洲宇航局设计、法国temic公司生产的专门应用于宇航工业的32位risc抗辐照处理器芯片tsc695f。其特点包括:速度更高、功耗低于1.5w;抗辐照能力强;内置一个片上调试器(ocd),用于在软件开发和校验期间的非侵入程序执行控制;内部集成了内部/外部总线奇偶校验和外部总线edac纠错检错以支持容错功能。

  tsc695f的标准版本能够提供高达20mips的速度,具有抗单粒子干扰能力和超过300krad的总辐照剂量耐受力,能够满足我国卫星应用需求。

  硬件接口设计

  tsc695f是整个星务中心计算机控制系统的核心,控制系统所有的电路,以下分别介绍各功能电路模块的设计。

  1 存储器接口

  为了满足系统复杂的运算和数据存储要求,提供了两片512k×16位的sram,总计2mb,为运行rtems实时操作系统提供了丰富的存储资源。另外采用4mb flash作为程序存储区。以上所有的存储器电路均带有edac功能,通过tsc695f自身的edac功能,对存储区的数据进行实时的数据错误检测和纠错。

  2 can总线接口

  can总线接口电路主要由can总线控制器、收发器和高速隔离光耦组成,can总线控制器采用的是sja1000,是can总线接口电路的核心,主要完成can总线的通信协议,而can总线收发器的主要功能是增大通信距离,提高系统的瞬间抗干扰能力,保护总线,降低射频干扰(rfi),实现热防护等,访问can总线是通过tsc695f的i/o空间实现,地址逻辑译码由fpga实现。can总线接口电路如图2所示。

  3 usb总线接口

  usb总线控制器采用isp1160,该芯片支持usb 2.0协议,支持全速和低速两种速度模式,提供两个usb主下行端口,支持控制传输、中断传输、批量传输和同步传输四种传输模式,速度最高可达12mb/s,访问usb总线的地址空间是通过访问tsc695f的io空间实现的,地址的逻辑译码由fpga实现。usb总线接口电路原理图如图3所示。

  4 rs422总线接口

  rs422总线接口电路由串口和rs422电平转换芯片构成,串口的功能由fpga实现,带16b fifo,波特率有115 200/38 400/9600多种选择;rs422总线电平转换芯片采用max488mja,为了提高抗干扰能力,采用了隔离电源,电源的完全隔离可采用小功率电源隔离模块b0509ls-1w实现,虽然增加了节点的复杂程序,但是却提高了节点的稳定性和安全性。rs422总线接口电路原理如图4所示。

  容错电路设计

  容错电路设计系统容错设计是整个系统设计的关键,容错电路要求简洁、可靠,容错措施包括以下几部分。

  1 edac容错

  利用tsc695f自身的edac功能,可以实现内存或总线的edac,从而达到对内存和总线的一位或两位错误的纠正和检测。

  2 看门狗检测

  星务中心计算机是微小卫星电子系统的核心部件之一,本文介绍的星务中心计算机是由双tsc695f处理器加外围功能模块实现的,它的主要作用是诊断整星状态、安排整星任务的运行和调度,使卫星能正常的运行。

  另外,为了减少地面干预次数和增强卫星在轨生存能力,要求卫星具有高度的自主性,这也依赖于星务中心计算机的调度能力。因此,要求星务中心计算机功能强、能应付各种恶劣环境、并具有很强的自适应性,即能在线检测现场并自主实施决策处理。宇航计算机芯片是微小卫星整星电子系统一体化设计的一个重要的组成部分,由于一旦进入太空,空间计算机系统就具有不可修复性,这就要求系统有很强的容错能力,即使在故障条件下,还能正常工作。

  系统总体方案

  星务中心计算机采用模块级冗余技术来增强系统的可靠性,内部主要的电路模块均采取双冗余设计,如cpu模块(双tsc695f)、can总线模块、usb总线模块、遥测输出通道模块、遥控输入通道模块等。当前正在运行的电路模块发生故障时,系统通过容错电路自动切换或由地面控制切换到另一个备份的电路模块,继续当前电路模块的工作,而发生故障的电路模块则由地面根据其遥测状态数据判断其故障并采取相应的措施。cpu模块可采用双tsc695f抗辐照cpu,其工作频率最高可达50mhz,是一款比较适合航天领域应用的cpu,系统原理框图  

  a机和b机有各自的最小系统电路,即有独立的sram和flash等,不会互相影响。同时,a机和b机共享外围io设备,这是通过pld1和pld2来实现的。在pld1和pld2中,主要实现各功能io外设总线的切换,因为所有io外设的数据、地址以及控制总线都是由fpga实现。这样,通过pld1或pld2,就可以把总线1和总线2上的io外设挂在a机上运行或是挂在b机上运行了,从而实现功能部件的容错。而系统级的容错主要是靠系统仲裁模块来控制的,在这里的系统仲裁模块是采用高可靠性的宇航级pld来实现的,该pld要实现的功能相对简单,逻辑清楚,主要接收双机的看门狗信号和心跳信号,同时输出双机系统复位以及关双机电源信号的功能,从而实现双机系统自主容错功能。

  本设计采用了由欧洲宇航局设计、法国temic公司生产的专门应用于宇航工业的32位risc抗辐照处理器芯片tsc695f。其特点包括:速度更高、功耗低于1.5w;抗辐照能力强;内置一个片上调试器(ocd),用于在软件开发和校验期间的非侵入程序执行控制;内部集成了内部/外部总线奇偶校验和外部总线edac纠错检错以支持容错功能。

  tsc695f的标准版本能够提供高达20mips的速度,具有抗单粒子干扰能力和超过300krad的总辐照剂量耐受力,能够满足我国卫星应用需求。

  硬件接口设计

  tsc695f是整个星务中心计算机控制系统的核心,控制系统所有的电路,以下分别介绍各功能电路模块的设计。

  1 存储器接口

  为了满足系统复杂的运算和数据存储要求,提供了两片512k×16位的sram,总计2mb,为运行rtems实时操作系统提供了丰富的存储资源。另外采用4mb flash作为程序存储区。以上所有的存储器电路均带有edac功能,通过tsc695f自身的edac功能,对存储区的数据进行实时的数据错误检测和纠错。

  2 can总线接口

  can总线接口电路主要由can总线控制器、收发器和高速隔离光耦组成,can总线控制器采用的是sja1000,是can总线接口电路的核心,主要完成can总线的通信协议,而can总线收发器的主要功能是增大通信距离,提高系统的瞬间抗干扰能力,保护总线,降低射频干扰(rfi),实现热防护等,访问can总线是通过tsc695f的i/o空间实现,地址逻辑译码由fpga实现。can总线接口电路如图2所示。

  3 usb总线接口

  usb总线控制器采用isp1160,该芯片支持usb 2.0协议,支持全速和低速两种速度模式,提供两个usb主下行端口,支持控制传输、中断传输、批量传输和同步传输四种传输模式,速度最高可达12mb/s,访问usb总线的地址空间是通过访问tsc695f的io空间实现的,地址的逻辑译码由fpga实现。usb总线接口电路原理图如图3所示。

  4 rs422总线接口

  rs422总线接口电路由串口和rs422电平转换芯片构成,串口的功能由fpga实现,带16b fifo,波特率有115 200/38 400/9600多种选择;rs422总线电平转换芯片采用max488mja,为了提高抗干扰能力,采用了隔离电源,电源的完全隔离可采用小功率电源隔离模块b0509ls-1w实现,虽然增加了节点的复杂程序,但是却提高了节点的稳定性和安全性。rs422总线接口电路原理如图4所示。

  容错电路设计

  容错电路设计系统容错设计是整个系统设计的关键,容错电路要求简洁、可靠,容错措施包括以下几部分。

  1 edac容错

  利用tsc695f自身的edac功能,可以实现内存或总线的edac,从而达到对内存和总线的一位或两位错误的纠正和检测。

  2 看门狗检测

相关IC型号

热门点击

 

推荐技术资料

业余条件下PCM2702
    PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!