位置:51电子网 » 技术资料 » 其它综合

IC前端设计工具

发布时间:2008/6/5 0:00:00 访问次数:919

(1)代码输入:
语言输入: summit visualhdl summit
renior mentor
图形输入: composer candence
viewlogic viewdraw
(2)电路仿真:数字电路仿真
verilog:
vcs synopsys
verilog—xl candence
modle-sim mentor
vhdl:
vss synopsys
nc—vhdl candence
modle-sim mentor
模拟电路仿真
hsipce synopsys
spectre simulator ,pspice cadence
smartspice silvaco
(3)逻辑综合:
dc expert synopsys
buildergates cadence
blaster rtl magama
synplify pro synplify


(1)代码输入:
语言输入: summit visualhdl summit
renior mentor
图形输入: composer candence
viewlogic viewdraw
(2)电路仿真:数字电路仿真
verilog:
vcs synopsys
verilog—xl candence
modle-sim mentor
vhdl:
vss synopsys
nc—vhdl candence
modle-sim mentor
模拟电路仿真
hsipce synopsys
spectre simulator ,pspice cadence
smartspice silvaco
(3)逻辑综合:
dc expert synopsys
buildergates cadence
blaster rtl magama
synplify pro synplify


相关IC型号

热门点击

 

推荐技术资料

罗盘误差及补偿
    造成罗盘误差的主要因素有传感器误差、其他磁材料干扰等。... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!