由前面的分析可知，缩小器件的尺寸，可以减小沟道长度l和寄生电容，从而改善集成电路的性能和集成度。器件尺寸的缩小，在集成电路技术发展的历史中，起着十分重要的作用，在今后仍然是集成电路进一步发展的一个关键因素。
mos集成电路的缩小尺寸，包括组成集成电路的mos器件的缩小尺寸以及隔离和互连线的缩小尺寸三个方面。mos器件尺寸缩小后，会引入一系列的短沟道和窄沟道效应。
mos集成电路器件缩小尺寸的理论就是从器件物理出发。研究器件尺寸缩小之后，尽可能减少这些小尺寸效应的途径和方法。

1974年，r．dennard等提出了mos器件“按比例缩小”的理论。这个理论建立在器件中的电场强度和形状在器件尺寸缩小后保持不变的基础之上称为恒定电场(constant electrical field)理论，简称ce理论。这样，许多影响器件性能并与电场变化呈非线性关系的因素，将不会改变其大小，而器件的性能却得到明显的改善。随着实践的应用需要，又提出了恒定电源电压的按比例缩小cv (constant voltage)理论以及准恒定电源电压的qcv (quasi-constant voltage)理论。
1. 器件和引线按ce理论缩小的规则
所谓“按比例缩小”，意味着不仅仅是简单地缩小器件的水平尺寸，而且按同样比例缩小器件的垂直尺寸；不仅缩小器件的尺寸，而且按比例地变化电源电压及衬底浓度。
ce理论的基本特点是：器件尺寸、电源电压及衬底浓度这三个参数均按一个比例因子α(此处α>1，是无量纲的常数)而变化，即所有水平方向和垂直方向的器件尺寸均按l/α缩小。与此同时，为了保持器件中各处电场强度不变，所有工作电压均按同样比例降低α倍(即乘1/α)。为了按同样比例缩小器件内各个耗尽层宽度，衬底浓度应提高α倍。这里“按比例缩小”的提法是为了着重说明器件和引线尺寸的缩小。事实上，除尺寸之外，电源电压及衬底浓度是按同样的比例改变，并不一定缩小。按ce理论缩小的器件和电路性能如表1所示。
ce理论的一个主要弱点，是许多影响电路性能的参数，如硅的禁带宽度eg，等效热电压kt/q，等效氧化层电荷密度qox，功函数差φms，pn结内建电势φbi，载流子饱和速度vsat，亚阈电流斜率s，杂质扩散系数，周长面积比，介电常数，介质和硅的临界电场强度，载流子碰撞电离率以及某些工艺参数的误差等，不能按比例变化；一些不希望或不应按比例变化的参数又不得不按比例变化，这些参数包括场氧化层厚度(希望尽可能厚，以减小寄生电容)，互连线厚度(希望尽可能厚，以减缓电阻的增加)，衬底浓度(希望尽可能低，以减少寄生的pn结电容)，接触孔的面积(希望尽可能大，以减少寄生串联电阻)等等。

因此带来以下一些问题：
①小尺寸器件的阈电压过低，造成噪声容限低以及器件截止态时电导过大(亚阈电导效应)；
②互连线电流密度按α因子增大，引起可靠性问题(金属电迁移效应)；
③互连线上相对电压降及接触电压降按α因子增大，引起电路性能下降；
④低的电源电压使其与其他电路的兼容造成困难；
⑤由于温度不按比例降低，使阈电压在电路工作温度范围内起伏过大；
⑥由于pn站内建电势φbi不按α比例因子缩小，导致耗尽层宽度不按比例缩小。
2. 按比例缩小的cv理论
按比例缩小的cv理论是对ce理论的一种修正，其主要特点是保持电源电压不变。与ce规则一样，器件和引线的水平方向尺寸及垂直方向尺寸均按比例因子α缩小，此处α>l。为了保证在电源电压不变情况下，漏区耗尽层宽度按比例缩小，衬底浓度必须有相应的调整。由漏区耗尽层宽度公式可知

这里，电压量vds及vbs均保持常数，并假定φbi保持不变，则要求
才能使耗尽区宽度按比例因子α缩小。
表2 给出按cv理论缩小的器件和电路性能。

按比例缩小的cv理论，解决了ce理论所带来的问题，但是器件中电场强度又带来许多与高电场有关的一系列新问题，
由表2可以清楚看到，按cv理论缩小电路尺寸，可以使nmos电路的延迟时间，集成密度以及延迟功耗乘积有明显改善。但是，高电场强度、高的电流密度、高的功耗密度以及高的引线电压降，成为cv理论的主要问题。
从上面的讨论可知，无论ce理论或者cv理论，都使集成电路性能得到改善，集成密度得到显著提高 但是，各自都存在由于过低的电压量(ce理论)或过高的电场强度(cv理论)所带来的一系列性能限制。如果完全按用ce理论或cv理论缩小集成电路，器件性能显然不能得到最佳化。

事实上，按比例缩小的理论中，并不是所有的几何尺寸或其他参数的改变都能带来好处。例如，场氧化层厚度和互连线的厚度如能保持不变，则可使互连线的电阻保