MOSFET的结构及基本工作原理
发布时间:2008/6/5 0:00:00 访问次数:3112
mosfet是metal-oxide-silicon field effect transistor的英文缩写,平面型器件结构,按照导电沟道的不同可以分为nmos和pmos器件。mos器件基于表面感应的原理,是利用垂直的栅压vgs实现对水平ids的控制。它是多子(多数载流子)器件。用跨导描述其放大能力。
典型的铝栅mos器件的平面和剖面结构如图所示。
nmos和pmos在结构上完全相像,所不同的是衬底和源漏的掺杂类型。简单地说,nmos是在p型硅的衬底上,通过选择掺杂形成n型的掺杂区,作为nmos的源漏区;pmos是在n型硅的衬底上,通过选择掺杂形成p型的掺杂区,作为pmos的源漏区。如图所示,两块源漏掺杂区之间的距离称为沟道长度l,而垂直于沟道长度的有效源漏区尺寸称为沟道宽度w。对于这种简单的结构,器件源漏是完全对称的,只有在应用中根据源漏电流的流向才能最后确认具体的源和漏。
器件的栅电极是具有一定电阻率的多晶硅材料,这也是硅栅mos器件的命名根据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅,它是绝缘介质,用于绝缘两个导电层:多晶硅栅和硅衬底,从结构上看,多晶硅栅-二氧化硅介质-掺杂硅衬底
(poly-si--sio2--si)
形成了一个典型的平板电容器,通过对栅电极施加一定极性的电荷,就必然地在硅衬底上感应等量的异种电荷。这样的平板电容器的电荷作用方式正是mos器件工作的基础。
工作特点
栅极控制器件
源、漏扩散区为反偏pn结,外加电压,器件不导通,处于隔离状态
外加栅极电压,直到电压达到一个阈值(称为阈值电压vt),器件导通。
关键:栅极调控
mosfet的特点
只有一种载流子(电子或空穴)
靠栅极电场进行电导调制。调制源漏之间的电阻
电场由栅极加电压的作用产生
没有少子储存效应
可以制成高速器件
目前应用最多
以sio2为栅介质时,叫mos器件,这是最常使用的器件形式。历史上也出现过以al2o3为栅介质的mas器件和以 si3n4为栅介质的mns 器件,以及以sio2+si3n4为栅介质的mnos器件,统称为金属-绝缘栅-半导体器件--mis 器件。
以al为栅电极时,称铝栅器件。以重掺杂多晶硅(poly-si) 为栅电极时, 称硅栅器件。它是当前mos器件的主流器件。 硅栅工艺是利用重掺杂的多晶硅来代替铝做为mos管的栅电极,使mos电路特性得到很大改善,它使vtp下降1.1v,也容易获得合适的vtn值并能提高开关速度和集成度。
硅栅工艺具有自对准作用,这是由于硅具有耐高温的性质。栅电极,更确切的说是在栅电极下面的介质层,是限定源、漏扩散区边界的扩散掩膜,使栅区与源、漏交迭的密勒电容大大减小,也使其它寄生电容减小,使器件的频率特性得到提高。另外,在源、漏扩散之前进行栅氧化,也意味着可得到浅结。
self aligned poly-silicon process 自对准多晶硅工艺
铝栅工艺为了保证栅金属与漏极铝引线之间有一定的间隔,要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区,这是因为有一绝缘层将栅区与源漏电极引线隔开,从而可使结面积减少30%~40%。
硅栅工艺还可提高集成度,这不仅是因为扩散自对准作用可使单元面积大为缩小,而且因为硅栅工艺可以使用“二层半布线”即一层铝布线,一层重掺杂多晶硅布线,一层重掺杂的扩散层布线。由于在制作扩散层时,多晶硅要起掩膜作用,所以扩散层不能与多晶硅层交叉,故称为两层半布线.铝栅工艺只有两层布线:一层铝布线,一层扩散层布线。硅栅工艺由于有两层半布线,既可使芯片面积比铝栅缩小50%又可增加布线灵活性。
当然,硅栅工艺较之铝栅工艺复杂得多,需增加多晶硅淀积、等离子刻蚀工序,而且由于表面层次多,台阶比较高,表面断铝,增加了光刻的困难,所以又发展了以si3n4作掩膜的局部氧化locos--local oxidation on silicon
(又称为 mosic 的局部氧化隔离工艺local oxidation isolation for mosic) ,或称等平面硅栅工艺。
扩散条连线由于其电容较大,漏电流也较大,所以尽量少用,一般是将相应管子的源或漏区加以延伸而成。扩散条也用于短连线,注意扩散条不能跨越多晶硅层,有时把这层连线称为“半层布线”。因硼扩散薄层电阻为30~120ω/□,比磷扩散的r□大得多,所以硼扩散连线引入的分布电阻更为可观,扩散连线的寄生电阻将影响输出电平是否合乎规范值,同时也因加大了充放电的串联电阻而使工作速度下降。因此,在cmos电路中,当使用硼扩散条做连线用时要考虑到这一点。
当在nmos的栅上施加相对于源的正电压vgs时,栅上的正电荷在p型衬底上感应出等量的负电荷,随着vgs的增加,衬底中接近硅-二氧化硅界面的表面处的负电荷也越多。其变化过程如下:当vgs比较小时,栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷,这是
mosfet是metal-oxide-silicon field effect transistor的英文缩写,平面型器件结构,按照导电沟道的不同可以分为nmos和pmos器件。mos器件基于表面感应的原理,是利用垂直的栅压vgs实现对水平ids的控制。它是多子(多数载流子)器件。用跨导描述其放大能力。
典型的铝栅mos器件的平面和剖面结构如图所示。
nmos和pmos在结构上完全相像,所不同的是衬底和源漏的掺杂类型。简单地说,nmos是在p型硅的衬底上,通过选择掺杂形成n型的掺杂区,作为nmos的源漏区;pmos是在n型硅的衬底上,通过选择掺杂形成p型的掺杂区,作为pmos的源漏区。如图所示,两块源漏掺杂区之间的距离称为沟道长度l,而垂直于沟道长度的有效源漏区尺寸称为沟道宽度w。对于这种简单的结构,器件源漏是完全对称的,只有在应用中根据源漏电流的流向才能最后确认具体的源和漏。
器件的栅电极是具有一定电阻率的多晶硅材料,这也是硅栅mos器件的命名根据。在多晶硅栅与衬底之间是一层很薄的优质二氧化硅,它是绝缘介质,用于绝缘两个导电层:多晶硅栅和硅衬底,从结构上看,多晶硅栅-二氧化硅介质-掺杂硅衬底
(poly-si--sio2--si)
形成了一个典型的平板电容器,通过对栅电极施加一定极性的电荷,就必然地在硅衬底上感应等量的异种电荷。这样的平板电容器的电荷作用方式正是mos器件工作的基础。
工作特点
栅极控制器件
源、漏扩散区为反偏pn结,外加电压,器件不导通,处于隔离状态
外加栅极电压,直到电压达到一个阈值(称为阈值电压vt),器件导通。
关键:栅极调控
mosfet的特点
只有一种载流子(电子或空穴)
靠栅极电场进行电导调制。调制源漏之间的电阻
电场由栅极加电压的作用产生
没有少子储存效应
可以制成高速器件
目前应用最多
以sio2为栅介质时,叫mos器件,这是最常使用的器件形式。历史上也出现过以al2o3为栅介质的mas器件和以 si3n4为栅介质的mns 器件,以及以sio2+si3n4为栅介质的mnos器件,统称为金属-绝缘栅-半导体器件--mis 器件。
以al为栅电极时,称铝栅器件。以重掺杂多晶硅(poly-si) 为栅电极时, 称硅栅器件。它是当前mos器件的主流器件。 硅栅工艺是利用重掺杂的多晶硅来代替铝做为mos管的栅电极,使mos电路特性得到很大改善,它使vtp下降1.1v,也容易获得合适的vtn值并能提高开关速度和集成度。
硅栅工艺具有自对准作用,这是由于硅具有耐高温的性质。栅电极,更确切的说是在栅电极下面的介质层,是限定源、漏扩散区边界的扩散掩膜,使栅区与源、漏交迭的密勒电容大大减小,也使其它寄生电容减小,使器件的频率特性得到提高。另外,在源、漏扩散之前进行栅氧化,也意味着可得到浅结。
self aligned poly-silicon process 自对准多晶硅工艺
铝栅工艺为了保证栅金属与漏极铝引线之间有一定的间隔,要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区,这是因为有一绝缘层将栅区与源漏电极引线隔开,从而可使结面积减少30%~40%。
硅栅工艺还可提高集成度,这不仅是因为扩散自对准作用可使单元面积大为缩小,而且因为硅栅工艺可以使用“二层半布线”即一层铝布线,一层重掺杂多晶硅布线,一层重掺杂的扩散层布线。由于在制作扩散层时,多晶硅要起掩膜作用,所以扩散层不能与多晶硅层交叉,故称为两层半布线.铝栅工艺只有两层布线:一层铝布线,一层扩散层布线。硅栅工艺由于有两层半布线,既可使芯片面积比铝栅缩小50%又可增加布线灵活性。
当然,硅栅工艺较之铝栅工艺复杂得多,需增加多晶硅淀积、等离子刻蚀工序,而且由于表面层次多,台阶比较高,表面断铝,增加了光刻的困难,所以又发展了以si3n4作掩膜的局部氧化locos--local oxidation on silicon
(又称为 mosic 的局部氧化隔离工艺local oxidation isolation for mosic) ,或称等平面硅栅工艺。
扩散条连线由于其电容较大,漏电流也较大,所以尽量少用,一般是将相应管子的源或漏区加以延伸而成。扩散条也用于短连线,注意扩散条不能跨越多晶硅层,有时把这层连线称为“半层布线”。因硼扩散薄层电阻为30~120ω/□,比磷扩散的r□大得多,所以硼扩散连线引入的分布电阻更为可观,扩散连线的寄生电阻将影响输出电平是否合乎规范值,同时也因加大了充放电的串联电阻而使工作速度下降。因此,在cmos电路中,当使用硼扩散条做连线用时要考虑到这一点。
当在nmos的栅上施加相对于源的正电压vgs时,栅上的正电荷在p型衬底上感应出等量的负电荷,随着vgs的增加,衬底中接近硅-二氧化硅界面的表面处的负电荷也越多。其变化过程如下:当vgs比较小时,栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷,这是
上一篇:集成npn管的版图设计
上一篇:MOS晶的阈值电压VT