Verilog HDL的多输入门
发布时间:2008/6/5 0:00:00 访问次数:955
内置的多输入门如下:
and nand nor or xor xnor
这些逻辑门只有单个输出,1个或多个输入。多输入门实例语句的语法如下:
multiple_input_gate_type
[instance_name] (outputa, input1, input2, . . .,inputn);
第一个端口是输出,其它端口是输入。
下面是几个具体实例。
and a1(out1, in1, in2);
and rbx (sty, rib, bro, qit, fix);
xor (bar, bud[0],bud[1], bud[2]),
(car, cut[0], cut[1]),
(sar, sut[2], sut[1], sut[0], sut[3]);
第一个门实例语句是单元名为a1、输出为out1、并带有两个输入in1和in2的两输入与门。第二个门实例语句是四输入与门,单元名为rbx,输出为sty,4个输入为rib、bro、qit和fix。第三个门实例语句是异或门的具体实例,没有单元名。它的输出是bar,三个输入分别为bud[0]、bud[1]和bud[2]。同时,这一个实例语句中还有两个相同类型的单元。
and nand nor or xor xnor
这些逻辑门只有单个输出,1个或多个输入。多输入门实例语句的语法如下:
multiple_input_gate_type
[instance_name] (outputa, input1, input2, . . .,inputn);
第一个端口是输出,其它端口是输入。
下面是几个具体实例。
and a1(out1, in1, in2);
and rbx (sty, rib, bro, qit, fix);
xor (bar, bud[0],bud[1], bud[2]),
(car, cut[0], cut[1]),
(sar, sut[2], sut[1], sut[0], sut[3]);
第一个门实例语句是单元名为a1、输出为out1、并带有两个输入in1和in2的两输入与门。第二个门实例语句是四输入与门,单元名为rbx,输出为sty,4个输入为rib、bro、qit和fix。第三个门实例语句是异或门的具体实例,没有单元名。它的输出是bar,三个输入分别为bud[0]、bud[1]和bud[2]。同时,这一个实例语句中还有两个相同类型的单元。
内置的多输入门如下:
and nand nor or xor xnor
这些逻辑门只有单个输出,1个或多个输入。多输入门实例语句的语法如下:
multiple_input_gate_type
[instance_name] (outputa, input1, input2, . . .,inputn);
第一个端口是输出,其它端口是输入。
下面是几个具体实例。
and a1(out1, in1, in2);
and rbx (sty, rib, bro, qit, fix);
xor (bar, bud[0],bud[1], bud[2]),
(car, cut[0], cut[1]),
(sar, sut[2], sut[1], sut[0], sut[3]);
第一个门实例语句是单元名为a1、输出为out1、并带有两个输入in1和in2的两输入与门。第二个门实例语句是四输入与门,单元名为rbx,输出为sty,4个输入为rib、bro、qit和fix。第三个门实例语句是异或门的具体实例,没有单元名。它的输出是bar,三个输入分别为bud[0]、bud[1]和bud[2]。同时,这一个实例语句中还有两个相同类型的单元。
and nand nor or xor xnor
这些逻辑门只有单个输出,1个或多个输入。多输入门实例语句的语法如下:
multiple_input_gate_type
[instance_name] (outputa, input1, input2, . . .,inputn);
第一个端口是输出,其它端口是输入。
下面是几个具体实例。
and a1(out1, in1, in2);
and rbx (sty, rib, bro, qit, fix);
xor (bar, bud[0],bud[1], bud[2]),
(car, cut[0], cut[1]),
(sar, sut[2], sut[1], sut[0], sut[3]);
第一个门实例语句是单元名为a1、输出为out1、并带有两个输入in1和in2的两输入与门。第二个门实例语句是四输入与门,单元名为rbx,输出为sty,4个输入为rib、bro、qit和fix。第三个门实例语句是异或门的具体实例,没有单元名。它的输出是bar,三个输入分别为bud[0]、bud[1]和bud[2]。同时,这一个实例语句中还有两个相同类型的单元。
上一篇:Verilog HDL的多输出门