用薄膜转移技术连接衬底和器件结构
发布时间:2008/6/5 0:00:00 访问次数:517
用薄膜转移技术连接衬底和器件结构
绝缘体上外延硅（soi）是用埋层二氧化硅（buried oxide, box）分隔有源的顶层硅和下层的承载硅片的工程衬底的第一个例子。它能满足主流mosfet的性能要求。已经有许多文献全面地论述了soi增强部分耗尽器件和全耗尽器件的性能、减小器件的漏电流和功耗并适用于低压器件结构的能力。
本文将综述集成电路产业需求驱动下衬底工程学方面的最新发展，并给出光电子、射频和高功率管理等其他领域的令人感兴趣的复合衬底的例子。soitec公司的smart cut层转移技术使得有可能将增强晶体管性能的特性做在衬底中并将器件结构和复合衬底连接起来。
能够增强迁移率的衬底
切口旋转45度的soi——标准（100）硅衬底，切口或者定位面沿<110>方向，电流也沿<110>方向流动。2002年，renesas的matsumoto等人报道将转移的层（100）旋转45度可将晶体管方向改变为沿<100>方向。这样做对nmosfet的性能没有什么影响，但是能使长宽沟道的p沟器件的载流子迁移率提高16%，窄沟道p型器件中载流子迁移率提高67%。这是因为空穴迁移率沿<100>方向比沿<110>方向受cmos工艺诱生的应力的影响小。
混合晶向soi——要进一步增强p沟器件，可以在标准的（100）衬底上转移一层（110）硅。2003年ibm的m.yang等人利用这种方法使长沟道的p沟器件中的载流子迁移率增加了70%。但是与上述定位面旋转45度的soi方法相比，用这种方法后，（110）面上的nmosfet中载流子迁移率降低了35%。为了避免这个问题，他们提出在（110）基体上制作一层（100）层来得到复合soi衬底，并将nmosfet和pmosfet分别制作在（100）硅层和（110）表面上。
绝缘层上外延应变硅——更新的成果显示，绝缘层上外延应变硅（ssoi）和弛豫的绝缘层上外延锗硅（sgoi）再生长应变硅能明显地改进n沟和p沟器件的载流子迁移率和电流驱动能力。改进的幅度与锗硅中产生应变的锗的含量有关。这一成果最先由mirai的tagaki等人报道。应变对（110）锗硅表面的影响也使空穴的迁移率明显增加。而且根据衬底的结构，p沟和n沟的迁移率都能得到增强。
在完全弛豫的锗硅（锗占20%）衬底上生长的应变硅薄膜可以达到1.3-1.5gpa的双轴应力水平。这能使nmosfet的迁移率增加80%并使电流驱动能力增加40%。如果锗的浓度增加到40%，在p沟器件中也能获得相同水平的迁移率增长。
ssoi和sgoi的制造工艺相似，有许多步骤和soi工艺流程中的步骤一样。ssoi和sgoi的衬底都很坚固；退火试验显示采用合适的表面钝化层后直到1100℃都没有应变弛豫。2004年freescale半导体的sadaka等人发现45nm sgo in沟器件中迁移率增加了67%，电流驱动能力了增加18%，说明直到45nm也没有明显的应变弛豫。对soi控制样品的晶体管和栅氧化层的可靠性研究给出了类似的结果，并指出下层的锗硅薄膜不会产生有害的影响。
应变硅soi已经吸引了集成电路产业的注意力。因为它既具有应变硅的优点又避免了制造含锗的衬底带来的限制。图1是ssoi的制造。在减少n型硅片上的缺陷和smart cut工艺研发方面的最新进展保证了应变薄膜厚度从10nm至40nm的ssoi衬底的生产。在产生的不同厚度的ssoi上，都能够产生应变。对绝缘层上40nm厚的应变硅层做宏观拉曼测试（10cm×10cm）显示整个硅片的平均应变水平为1.55gpa，1σ 均匀性为±0.065gpa。图2显示了1100℃退火前后的微观拉曼测试结果。
目前，正在研发应变硅薄膜厚至70nm、用于部分耗尽器件结构的ssoi。6月的vlsi技术讨论会上freescale的thean等人发表的关于部分耗尽器件和sram的最新结果突现了超临界厚度ssoi衬底在最优化nmosfet性能方面的优点。这份报告特别强调了即使晶体管小至40nm，应变硅仍是主流。
图1. a）双层转移 和b）锗硅选择性去除后ssoi的tem微结构像。
图2. 在50μm×50μm范围内扫描的紫外微观拉曼测试（364nm）结果：a）ssoi完成后，b）氧化并在1100℃退火后。平均应变分别为1.20 gpa和1.28gpa。
绝缘体上外延锗——geoi是增强迁移率的衬底中最新的发展方向，并在高性能cmos集成电路以及光探测器和太阳能电池方面受人关注。n型锗硅片可以是在硅衬底或者锗体硅片上外延生长锗层。n型锗的外延方法可以方便的延伸至300nm，但可能会有大量的晶体缺陷。因为典型的为硅研发的清洗试剂会腐蚀锗表面使它变粗糙，所以制造锗表面是一项艰巨的任务。
先进的热导衬底——二氧化硅是热的不良导体。提高埋层介质材料的热导率能使晶体管自加热效应减弱50%以上，因而能使n沟和p沟的载流子迁移率提高50%以上。
2004年国际soi会议上cristoloveanu的小组的模拟研究显示将埋层二氧化硅厚度从200nm减到20nm可以使soi的热导率增加为原来的3倍。如果用碳代替埋层二氧化硅，可以期望至少4倍的增长。
在射频和光电子领域中的应用
除了微电子，薄膜转移技术使得为各种应用设计新型衬底成为可能。一个例子是双soi在光学上的应用。这
绝缘体上外延硅（soi）是用埋层二氧化硅（buried oxide, box）分隔有源的顶层硅和下层的承载硅片的工程衬底的第一个例子。它能满足主流mosfet的性能要求。已经有许多文献全面地论述了soi增强部分耗尽器件和全耗尽器件的性能、减小器件的漏电流和功耗并适用于低压器件结构的能力。
本文将综述集成电路产业需求驱动下衬底工程学方面的最新发展，并给出光电子、射频和高功率管理等其他领域的令人感兴趣的复合衬底的例子。soitec公司的smart cut层转移技术使得有可能将增强晶体管性能的特性做在衬底中并将器件结构和复合衬底连接起来。
能够增强迁移率的衬底
切口旋转45度的soi——标准（100）硅衬底，切口或者定位面沿<110>方向，电流也沿<110>方向流动。2002年，renesas的matsumoto等人报道将转移的层（100）旋转45度可将晶体管方向改变为沿<100>方向。这样做对nmosfet的性能没有什么影响，但是能使长宽沟道的p沟器件的载流子迁移率提高16%，窄沟道p型器件中载流子迁移率提高67%。这是因为空穴迁移率沿<100>方向比沿<110>方向受cmos工艺诱生的应力的影响小。
混合晶向soi——要进一步增强p沟器件，可以在标准的（100）衬底上转移一层（110）硅。2003年ibm的m.yang等人利用这种方法使长沟道的p沟器件中的载流子迁移率增加了70%。但是与上述定位面旋转45度的soi方法相比，用这种方法后，（110）面上的nmosfet中载流子迁移率降低了35%。为了避免这个问题，他们提出在（110）基体上制作一层（100）层来得到复合soi衬底，并将nmosfet和pmosfet分别制作在（100）硅层和（110）表面上。
绝缘层上外延应变硅——更新的成果显示，绝缘层上外延应变硅（ssoi）和弛豫的绝缘层上外延锗硅（sgoi）再生长应变硅能明显地改进n沟和p沟器件的载流子迁移率和电流驱动能力。改进的幅度与锗硅中产生应变的锗的含量有关。这一成果最先由mirai的tagaki等人报道。应变对（110）锗硅表面的影响也使空穴的迁移率明显增加。而且根据衬底的结构，p沟和n沟的迁移率都能得到增强。
在完全弛豫的锗硅（锗占20%）衬底上生长的应变硅薄膜可以达到1.3-1.5gpa的双轴应力水平。这能使nmosfet的迁移率增加80%并使电流驱动能力增加40%。如果锗的浓度增加到40%，在p沟器件中也能获得相同水平的迁移率增长。
ssoi和sgoi的制造工艺相似，有许多步骤和soi工艺流程中的步骤一样。ssoi和sgoi的衬底都很坚固；退火试验显示采用合适的表面钝化层后直到1100℃都没有应变弛豫。2004年freescale半导体的sadaka等人发现45nm sgo in沟器件中迁移率增加了67%，电流驱动能力了增加18%，说明直到45nm也没有明显的应变弛豫。对soi控制样品的晶体管和栅氧化层的可靠性研究给出了类似的结果，并指出下层的锗硅薄膜不会产生有害的影响。
应变硅soi已经吸引了集成电路产业的注意力。因为它既具有应变硅的优点又避免了制造含锗的衬底带来的限制。图1是ssoi的制造。在减少n型硅片上的缺陷和smart cut工艺研发方面的最新进展保证了应变薄膜厚度从10nm至40nm的ssoi衬底的生产。在产生的不同厚度的ssoi上，都能够产生应变。对绝缘层上40nm厚的应变硅层做宏观拉曼测试（10cm×10cm）显示整个硅片的平均应变水平为1.55gpa，1σ 均匀性为±0.065gpa。图2显示了1100℃退火前后的微观拉曼测试结果。
目前，正在研发应变硅薄膜厚至70nm、用于部分耗尽器件结构的ssoi。6月的vlsi技术讨论会上freescale的thean等人发表的关于部分耗尽器件和sram的最新结果突现了超临界厚度ssoi衬底在最优化nmosfet性能方面的优点。这份报告特别强调了即使晶体管小至40nm，应变硅仍是主流。
图1. a）双层转移 和b）锗硅选择性去除后ssoi的tem微结构像。
图2. 在50μm×50μm范围内扫描的紫外微观拉曼测试（364nm）结果：a）ssoi完成后，b）氧化并在1100℃退火后。平均应变分别为1.20 gpa和1.28gpa。
绝缘体上外延锗——geoi是增强迁移率的衬底中最新的发展方向，并在高性能cmos集成电路以及光探测器和太阳能电池方面受人关注。n型锗硅片可以是在硅衬底或者锗体硅片上外延生长锗层。n型锗的外延方法可以方便的延伸至300nm，但可能会有大量的晶体缺陷。因为典型的为硅研发的清洗试剂会腐蚀锗表面使它变粗糙，所以制造锗表面是一项艰巨的任务。
先进的热导衬底——二氧化硅是热的不良导体。提高埋层介质材料的热导率能使晶体管自加热效应减弱50%以上，因而能使n沟和p沟的载流子迁移率提高50%以上。
2004年国际soi会议上cristoloveanu的小组的模拟研究显示将埋层二氧化硅厚度从200nm减到20nm可以使soi的热导率增加为原来的3倍。如果用碳代替埋层二氧化硅，可以期望至少4倍的增长。
在射频和光电子领域中的应用
除了微电子，薄膜转移技术使得为各种应用设计新型衬底成为可能。一个例子是双soi在光学上的应用。这
用薄膜转移技术连接衬底和器件结构
绝缘体上外延硅（soi）是用埋层二氧化硅（buried oxide, box）分隔有源的顶层硅和下层的承载硅片的工程衬底的第一个例子。它能满足主流mosfet的性能要求。已经有许多文献全面地论述了soi增强部分耗尽器件和全耗尽器件的性能、减小器件的漏电流和功耗并适用于低压器件结构的能力。
本文将综述集成电路产业需求驱动下衬底工程学方面的最新发展，并给出光电子、射频和高功率管理等其他领域的令人感兴趣的复合衬底的例子。soitec公司的smart cut层转移技术使得有可能将增强晶体管性能的特性做在衬底中并将器件结构和复合衬底连接起来。
能够增强迁移率的衬底
切口旋转45度的soi——标准（100）硅衬底，切口或者定位面沿<110>方向，电流也沿<110>方向流动。2002年，renesas的matsumoto等人报道将转移的层（100）旋转45度可将晶体管方向改变为沿<100>方向。这样做对nmosfet的性能没有什么影响，但是能使长宽沟道的p沟器件的载流子迁移率提高16%，窄沟道p型器件中载流子迁移率提高67%。这是因为空穴迁移率沿<100>方向比沿<110>方向受cmos工艺诱生的应力的影响小。
混合晶向soi——要进一步增强p沟器件，可以在标准的（100）衬底上转移一层（110）硅。2003年ibm的m.yang等人利用这种方法使长沟道的p沟器件中的载流子迁移率增加了70%。但是与上述定位面旋转45度的soi方法相比，用这种方法后，（110）面上的nmosfet中载流子迁移率降低了35%。为了避免这个问题，他们提出在（110）基体上制作一层（100）层来得到复合soi衬底，并将nmosfet和pmosfet分别制作在（100）硅层和（110）表面上。
绝缘层上外延应变硅——更新的成果显示，绝缘层上外延应变硅（ssoi）和弛豫的绝缘层上外延锗硅（sgoi）再生长应变硅能明显地改进n沟和p沟器件的载流子迁移率和电流驱动能力。改进的幅度与锗硅中产生应变的锗的含量有关。这一成果最先由mirai的tagaki等人报道。应变对（110）锗硅表面的影响也使空穴的迁移率明显增加。而且根据衬底的结构，p沟和n沟的迁移率都能得到增强。
在完全弛豫的锗硅（锗占20%）衬底上生长的应变硅薄膜可以达到1.3-1.5gpa的双轴应力水平。这能使nmosfet的迁移率增加80%并使电流驱动能力增加40%。如果锗的浓度增加到40%，在p沟器件中也能获得相同水平的迁移率增长。
ssoi和sgoi的制造工艺相似，有许多步骤和soi工艺流程中的步骤一样。ssoi和sgoi的衬底都很坚固；退火试验显示采用合适的表面钝化层后直到1100℃都没有应变弛豫。2004年freescale半导体的sadaka等人发现45nm sgo in沟器件中迁移率增加了67%，电流驱动能力了增加18%，说明直到45nm也没有明显的应变弛豫。对soi控制样品的晶体管和栅氧化层的可靠性研究给出了类似的结果，并指出下层的锗硅薄膜不会产生有害的影响。
应变硅soi已经吸引了集成电路产业的注意力。因为它既具有应变硅的优点又避免了制造含锗的衬底带来的限制。图1是ssoi的制造。在减少n型硅片上的缺陷和smart cut工艺研发方面的最新进展保证了应变薄膜厚度从10nm至40nm的ssoi衬底的生产。在产生的不同厚度的ssoi上，都能够产生应变。对绝缘层上40nm厚的应变硅层做宏观拉曼测试（10cm×10cm）显示整个硅片的平均应变水平为1.55gpa，1σ 均匀性为±0.065gpa。图2显示了1100℃退火前后的微观拉曼测试结果。
目前，正在研发应变硅薄膜厚至70nm、用于部分耗尽器件结构的ssoi。6月的vlsi技术讨论会上freescale的thean等人发表的关于部分耗尽器件和sram的最新结果突现了超临界厚度ssoi衬底在最优化nmosfet性能方面的优点。这份报告特别强调了即使晶体管小至40nm，应变硅仍是主流。
图1. a）双层转移 和b）锗硅选择性去除后ssoi的tem微结构像。
图2. 在50μm×50μm范围内扫描的紫外微观拉曼测试（364nm）结果：a）ssoi完成后，b）氧化并在1100℃退火后。平均应变分别为1.20 gpa和1.28gpa。
绝缘体上外延锗——geoi是增强迁移率的衬底中最新的发展方向，并在高性能cmos集成电路以及光探测器和太阳能电池方面受人关注。n型锗硅片可以是在硅衬底或者锗体硅片上外延生长锗层。n型锗的外延方法可以方便的延伸至300nm，但可能会有大量的晶体缺陷。因为典型的为硅研发的清洗试剂会腐蚀锗表面使它变粗糙，所以制造锗表面是一项艰巨的任务。
先进的热导衬底——二氧化硅是热的不良导体。提高埋层介质材料的热导率能使晶体管自加热效应减弱50%以上，因而能使n沟和p沟的载流子迁移率提高50%以上。
2004年国际soi会议上cristoloveanu的小组的模拟研究显示将埋层二氧化硅厚度从200nm减到20nm可以使soi的热导率增加为原来的3倍。如果用碳代替埋层二氧化硅，可以期望至少4倍的增长。
在射频和光电子领域中的应用
除了微电子，薄膜转移技术使得为各种应用设计新型衬底成为可能。一个例子是双soi在光学上的应用。这
绝缘体上外延硅（soi）是用埋层二氧化硅（buried oxide, box）分隔有源的顶层硅和下层的承载硅片的工程衬底的第一个例子。它能满足主流mosfet的性能要求。已经有许多文献全面地论述了soi增强部分耗尽器件和全耗尽器件的性能、减小器件的漏电流和功耗并适用于低压器件结构的能力。
本文将综述集成电路产业需求驱动下衬底工程学方面的最新发展，并给出光电子、射频和高功率管理等其他领域的令人感兴趣的复合衬底的例子。soitec公司的smart cut层转移技术使得有可能将增强晶体管性能的特性做在衬底中并将器件结构和复合衬底连接起来。
能够增强迁移率的衬底
切口旋转45度的soi——标准（100）硅衬底，切口或者定位面沿<110>方向，电流也沿<110>方向流动。2002年，renesas的matsumoto等人报道将转移的层（100）旋转45度可将晶体管方向改变为沿<100>方向。这样做对nmosfet的性能没有什么影响，但是能使长宽沟道的p沟器件的载流子迁移率提高16%，窄沟道p型器件中载流子迁移率提高67%。这是因为空穴迁移率沿<100>方向比沿<110>方向受cmos工艺诱生的应力的影响小。
混合晶向soi——要进一步增强p沟器件，可以在标准的（100）衬底上转移一层（110）硅。2003年ibm的m.yang等人利用这种方法使长沟道的p沟器件中的载流子迁移率增加了70%。但是与上述定位面旋转45度的soi方法相比，用这种方法后，（110）面上的nmosfet中载流子迁移率降低了35%。为了避免这个问题，他们提出在（110）基体上制作一层（100）层来得到复合soi衬底，并将nmosfet和pmosfet分别制作在（100）硅层和（110）表面上。
绝缘层上外延应变硅——更新的成果显示，绝缘层上外延应变硅（ssoi）和弛豫的绝缘层上外延锗硅（sgoi）再生长应变硅能明显地改进n沟和p沟器件的载流子迁移率和电流驱动能力。改进的幅度与锗硅中产生应变的锗的含量有关。这一成果最先由mirai的tagaki等人报道。应变对（110）锗硅表面的影响也使空穴的迁移率明显增加。而且根据衬底的结构，p沟和n沟的迁移率都能得到增强。
在完全弛豫的锗硅（锗占20%）衬底上生长的应变硅薄膜可以达到1.3-1.5gpa的双轴应力水平。这能使nmosfet的迁移率增加80%并使电流驱动能力增加40%。如果锗的浓度增加到40%，在p沟器件中也能获得相同水平的迁移率增长。
ssoi和sgoi的制造工艺相似，有许多步骤和soi工艺流程中的步骤一样。ssoi和sgoi的衬底都很坚固；退火试验显示采用合适的表面钝化层后直到1100℃都没有应变弛豫。2004年freescale半导体的sadaka等人发现45nm sgo in沟器件中迁移率增加了67%，电流驱动能力了增加18%，说明直到45nm也没有明显的应变弛豫。对soi控制样品的晶体管和栅氧化层的可靠性研究给出了类似的结果，并指出下层的锗硅薄膜不会产生有害的影响。
应变硅soi已经吸引了集成电路产业的注意力。因为它既具有应变硅的优点又避免了制造含锗的衬底带来的限制。图1是ssoi的制造。在减少n型硅片上的缺陷和smart cut工艺研发方面的最新进展保证了应变薄膜厚度从10nm至40nm的ssoi衬底的生产。在产生的不同厚度的ssoi上，都能够产生应变。对绝缘层上40nm厚的应变硅层做宏观拉曼测试（10cm×10cm）显示整个硅片的平均应变水平为1.55gpa，1σ 均匀性为±0.065gpa。图2显示了1100℃退火前后的微观拉曼测试结果。
目前，正在研发应变硅薄膜厚至70nm、用于部分耗尽器件结构的ssoi。6月的vlsi技术讨论会上freescale的thean等人发表的关于部分耗尽器件和sram的最新结果突现了超临界厚度ssoi衬底在最优化nmosfet性能方面的优点。这份报告特别强调了即使晶体管小至40nm，应变硅仍是主流。
图1. a）双层转移 和b）锗硅选择性去除后ssoi的tem微结构像。
图2. 在50μm×50μm范围内扫描的紫外微观拉曼测试（364nm）结果：a）ssoi完成后，b）氧化并在1100℃退火后。平均应变分别为1.20 gpa和1.28gpa。
绝缘体上外延锗——geoi是增强迁移率的衬底中最新的发展方向，并在高性能cmos集成电路以及光探测器和太阳能电池方面受人关注。n型锗硅片可以是在硅衬底或者锗体硅片上外延生长锗层。n型锗的外延方法可以方便的延伸至300nm，但可能会有大量的晶体缺陷。因为典型的为硅研发的清洗试剂会腐蚀锗表面使它变粗糙，所以制造锗表面是一项艰巨的任务。
先进的热导衬底——二氧化硅是热的不良导体。提高埋层介质材料的热导率能使晶体管自加热效应减弱50%以上，因而能使n沟和p沟的载流子迁移率提高50%以上。
2004年国际soi会议上cristoloveanu的小组的模拟研究显示将埋层二氧化硅厚度从200nm减到20nm可以使soi的热导率增加为原来的3倍。如果用碳代替埋层二氧化硅，可以期望至少4倍的增长。
在射频和光电子领域中的应用
除了微电子，薄膜转移技术使得为各种应用设计新型衬底成为可能。一个例子是双soi在光学上的应用。这
相关技术资料- 5-8集成SOC 驱动芯片 GD30DRE508 系列
- 5-8ARM Cortex-M7 600MHz 内核GD3
- 5-8存储、MCU 及模拟芯片应用前景分析
- 5-8高倍率磷酸铁锂电池技术发展趋势
- 5-8模块化多电平架构（MMC）应用参数配置
- 5-8构网型变流器核心技术及应用探究
- 5-7储能逆变、变频器、伺服电机及光通信应用场景
- 5-7第二代0.7微米5000万像素CIS GC50E1
- 5-7PACK、储能系统集成、逆变器及储能解读
- 5-7单帧高动态 DAG HDR 技术单芯片高像素CIS架
- 5-7第四代超薄叠片工艺与创新三维集流技术探究
- 5-7行业技术标杆Mr.Big系列600Ah+储能电芯
- 相关IC型号
公网安备44030402000607
