摘要：本文分无源和有源抗混叠滤波电路两种情况，分析高速高精度数据采集系统对放大器驱动能力的要求，指出习惯上的无源抗混叠滤波器已难以满足精度要求和对放大器容性负载的驱动能力过于苛刻，有源抗混叠滤波器能够较好地满足驱动要求，但对放大器仍有较高的要求。

　　关键词：放大器；adc；驱动；抗混叠滤波器

前言

　　在数据采集过程中，不可避免地会有高频干扰信号的存在。 当这些信号的频率超过纳奎斯特频率时，数字信号中就会出现不可预料的干扰，即频率混叠。为了最大程度地抑制或消除混叠现象对动态测控系统数据采集的影响，就需要利用抗混叠滤波器将无用信号进行衰减和滤除[1]。

　　设计抗混叠滤波器需要考虑的因素有：截止频率、品质因数、滚降特性等。目前这方面的文章主要集中在讨论滤波器本身的设计和性能的改进上，比如文献2主要阐述了数据采集系统中对信号进行抗混叠滤波的必要性，介绍了两种低成本、使用简单的抗混叠滤波器的设计方法；而文献3则介绍的是在采样系统中如何用分离元件和集成电路芯片来设计抗混叠滤波器的方法；文献4是通过计算分析巴特沃斯滤波器、贝塞尔滤波器等的频率特性、品质因数、频率比例因子特性，优化抗混叠滤波器的设计。显然，这些文章对于a/d转换器周围电路的要求以及非线性电容并未加以考虑，这种有局限的设计方法在高速高精度的数据采集系统中显然是不合理的。

　　文献5中考虑到非线性电容，提出了无源抗混叠滤波器对前级运算放大器驱动能力要求提高的问题。本文对高速高精度数据采集系统中抗混叠滤波器，对前级驱动放大器的驱动能力的要求进行进一步的讨论。

　　目前，抗混叠滤波电路对运放驱动能力的要求提高，主要是因为高速高精度数据采集系统中一般都加入了采样保持电路(由简单电阻电容组成)或者是在adc内部集成了采样保持器。为了方便但不失一般性，下面以adi公司的微处理器aduc841为例，其内部集成了一个12位的adc，adc的内部集成有采样保持电路，本文以其主要参数讨论高速高精度的adc驱动问题。但讨论限于单端驱动的情况，对双端驱动同样有参考价值。
　　
无源抗混叠滤波器的驱动

　　图1为前级运放驱动无源抗混叠滤波电路的简单示意图[7]。开关k和电容c2构成了集成在adc中的采样保持电路，当开关断开时处于保持阶段；开关闭合时为采样阶段。

图1 放大器驱动无源抗混叠滤波器

　　无源抗混叠滤波器的设计中，考虑最差的情况，假设adc前后两次转换之间，模拟量的输入值相差(即加到c₂上的电压值)最大为5v。为保证c1对c2的分压小于1lsb=5/212，假设要求c1=ac2，这样c1对c₂的分压为uc1=1/auc2，uc2最大为5v，由c1分压所造成的误差最大为uc1=5/a，令5/a<5/212=1lsb，即a>212，c1>4096c2。在实际应用时，由于采样频率往往高于信号中的最高频率数倍(>2)以上和高频信号频率往往幅值较低，对电容c1的要求c1>212c2可以适当的放宽。为保证测量的可信度，后面都同上考察最差情况，实际应用中可适当放宽要求。

　　在aduc841中的电容c₂的值为32pf，c₁≥4096c2=131072pf，取标称值c₁=0.22mf。

　　现有的运算放大器对容性负载的驱动能力有限，当r较小c1值较大时，运放驱动大容性负载时可能会产生振荡。ad8024是一种四元组350mhz、24v的放大器，据其数据手册称可驱动高电容性负载，其最大也可以驱动1000pf的容性负载。可见，运放驱动能力限制了无源抗混叠滤波器的应用，尤其在高精度数据采集系统中。这在实际应用中应该引起注意。

有源抗混叠滤波器的驱动

　　图2为有源抗混叠滤波器中的运放驱动adc的简单示意图。有源抗混叠滤波器中的运放作为驱动放大器，必须提供足够的输出电流以驱动adc输入；其带宽应该接近采样频率的两倍；运放建立时间应与adc采样时间相匹配。下面就这几个方面讨论有源抗混叠滤波电路中的驱动放大器与adc的匹配问题。

图2 有源滤波器中的放大器驱动adc

运放的驱动能力

　　运放的驱动能力主要是指，运放能否满足采样保持电路在采样瞬时对充电电流的要求。当采样保持电路处于采样阶段时，开关k闭合，相当于一个阶跃信号通过电阻r对电容c2(当然这里仍存在着c1的干扰)进行充电。为了保证可信度，假设前一次采样值与本次采样值之差为最大值，即5v(aduc841的电源电压)。也就是相当于一个5v的阶跃信号给c2充电。充电开始的瞬时充电电流最大，最大值imax=5/r。运放应该满足峰值输出电流iout≥imax时的驱动能力要求。aduc841中的r约200w，imax=5/r=5v/200w=