系统结构

整个系统主要由n台PC基站、m×n台手持移动终端(每台PC基站负责m台手持移动终端)组成。其中PC基站以USB2.0为核心，通过蓝牙无线传输协议实现手持移动终端与基站的高速通信。手持移动终端以TMS320VC5402为核心实现系统控制，以TMS320C6713为处理器实现JPEG2000图像编码算法。

系统硬件设计

硬件结构

如图1所示，整个系统采用类似于PC104的栈式结构，主要由LM9627摄像头、图像处理子板和系统控制主板三个部分组成。LM9627模块设计为了提高系统的可扩展性，本系统把摄像头作为单独的一个模块设计，主要包括模拟部分、数据接口和控制接口三个部分。其中J2为数据接口，连接到图像处理子板的FPGA上；J1为控制接口，连接到系统控制主板上。图像处理子板图像处理子板由采集控制协处理器FPGA、C6713和两片“乒乓”工作的SRAM组成。两片视频采集FPGA芯片EP1C6Q240分别采集奇数帧和偶数帧(每帧包含奇数场和偶数场)图像，每个FPGA对LM9627的视频流进行格式分析，将相应的RGB分量转换为YUV分量，并以4:1:1的格式存储在SRAM内。两片SRAM以“乒乓”的方式工作，即同一时刻一片用于采集视频图像，另一片用做DSP的图像缓冲区。两片C6713实现复杂的JPEG2000压缩算法。为了后续的扩展，使得C6713能够处理更大尺寸的图像，每片DSP扩展16MB的SDRAM，SDRAM以100MHz的频率工作，满足图像压缩过程中大量数据交换的要求。

图1 系统硬件框图

系统控制主板

系统控制主板以DSP C5402为核心处理器，主要负责三个任务：通过 控制LM9627摄像头；让多块图像处理子板协调工作，通过MailBox—FIFO读取它们的压缩结果；将读取的压缩结果按照蓝牙协议发送到PC基站。为了满足高的数据交换速度，主处理器TMS320VC5402以100MHz工作，一边通过MailBox—FIFO读取压缩结果，一边将读取的压缩结果按照蓝牙协议发送到PC基站，从而实现JPEG2000的实时压缩与解码显示。

系统软件设计

图像采集软件设计为了让系统做到实时，可通过LM9627的I2C控制总线让它工作在隔行扫描方式，则输出640×480分辨率的图像数据。而场频，则：帧频 (隔行扫描)，行频。本文采用Verilog HDL语言，实现了LM9627的实时图像采集。C6713上JPEG2000算法设计本系统的JPEG2000编码算法在C6713上的开发包括两个阶段。

算法实现第一阶段：

用C语言模拟DSP的JPEG2000算法，以判断代码的正确性，验证JPEG2000算法的复杂度、可靠性，以及JPEG2000自身的压缩性能。本系统的JPEG2000编码器包括小波变换(wavelet)、熵编码(MQenc)、码率控制和打包(rateallocation)三个主要模块。LM9627输出为RGB，把它转化为Y:U:V=4:1:1的视频数据流，分别对三个分量进行DC位移、小波变换、熵编码，然后将三个分量所有码块的编码流根据码率控制要求进行分层组织，其中包括码流截断操作，编码器的输出即是打包后的分层位流。进行DC电平位移(预处理)的目的是为了在解码时能够从有符号的数值中正确恢复重构无符号采样值。传统小波变换的运算量相当大，而且往往将8位图像数据变换为浮点型，在编码中引入量化失真，不利于图像数据的无损压缩，因此JPEG2000主要采用基于UMDFB(抽2取1滤波器组)提升小波算法。其优点在于速度快、运算复杂度低、所需的存储空间少，而且得到的小波系数与使用传统小波变换得到的结果相同。

JPEG2000选用两种滤波器：LeGall5/3滤波器和Daubechies9/7滤波器。考虑到本系统的实时性要求以及无损压缩需求，选用5/3小波运算。当小波分解级数提高的时候分解系数的能量更为集中，但小波分解级数的提高会使编码效率有所下降，对于本系统，4CIF(704×576)分辨率采样图像进行5级小波分解，CIF(352×288)图像进行4级小波分解就足够了。由于采用整型模式运算，所有的量化步长均被置为1，即量化过程可以忽略。多分辨率支持可通过小波变换来实现，多失真度支持则可通过熵编码来解决。

系统结构

整个系统主要由n台PC基站、m×n台手持移动终端(每台PC基站负责m台手持移动终端)组成。其中PC基站以USB2.0为核心，通过蓝牙无线传输协议实现手持移动终端与基站的高速通信。手持移动终端以TMS320VC5402为核心实现系统控制，以TMS320C6713为处理器实现JPEG2000图像编码算法。

系统硬件设计

硬件结构

如图1所示，整个系统采用类似于PC104的栈式结构，主要由LM9627摄像头、图像处理子板和系统控制主板三个部分组成。LM9627模块设计为了提高系统的可扩展性，本系统把摄像头作为单独的一个模块设计，主要包括模拟部分、数据接口和控制接口三个部分。其中J2为数据接口，连接到图像处理子板的FPGA上；J1为控制接口，连接到系统控制主板上。图像处理子板图像处理子板由采集控制协处理器FPGA、C6713和两片“乒乓”工作的SRAM组成。两片视频采集FPGA芯片EP1C6Q240分别采集奇数帧和偶数帧(每帧包含奇数场和偶数场)图像，每个FPGA对LM9627的