应用基于FPGA 核心的新型结构对数字与模拟信号并行系统的测试
发布时间:2008/6/2 0:00:00 访问次数:572
摘要:本文主要对基于 fpga (现埸可编程门阵列)核心的smc(同步及存储核心)混合信号测试仪器的新型结构作技术分析,并对其应用于数字与模拟信号并行系统的测试作介绍。
关键词:fpga(现埸可编程门阵列) 同步及存储核心(smc) 数字与模拟信号 子卡 数字化
前言-基于fpga为核心的混合信号测试仪器的新型结构是适应新的挑战
与过去fpga仅仅用作胶合逻辑不同的是,现在fpga已经被用来实现主要的系统功能, fpga的逻辑门数已达1千万,内核速度达到400mhz,能提供高达11gbps的下一代芯片间通信速度,又得益于灵活性和低功耗使fpga(现埸可编程门阵列)应用领域越来广泛。
而当前的新挑战:
*先进的电子设计的特点是功能复合化以及广泛地使用模拟、数字混合技术。在设计与建模及测这些混合视频与音频及数据信号的系统时(如3g无线手机及机顶盒等),应需要:紧密集成与基频采样频率技术;失真与触发特性相匹配的数字与模拟数据采集技术及相关的硬件。而模拟及数字仪器不再是具有完全相异的定时引擎和不匹配模拟性能的独立系统。
*在电子工业领域,混合信号测试是测试设备与系统级芯片(soc)技术的重要方面。随着消费电子和通信产品中音频、视频与数据的逐步混合,对这些技术从基带到射频的的测试均要求提供精确的定时与同步(t&s)。
*另外,随着这些具有类似时钟设备在全球范围内的广泛制造,产品必须在极宽的温度范围内具有稳定性和可靠性,以便进行可靠的、高性能的功能测试。
针对如此高速模块化仪器(或数字与模拟信号并行系统), 当今已设计出一种同步及存储核心(smc- synchronization and memory core) 混合信号测试的通用结构(见图1所示),以应答测试多种设备需求的挑战。它就是基于fpga为核心的混合信号测试仪器的新型结构,从而使smc对集成复合信号的系统建模及系统测试在结构上具有以下重要特点:
* 灵活的输入及输出数据传送核心;
* 每个通道高达256mb的高速存储器;
* 精确定时及同步引擎。
而组成基于smc的复合信号测试工具的如下三种仪器在采样速率及灵活性方面是相匹配的,这三种仪器为:
* 100ms/s,14位高分辨率数字化仪(见图2所示)
* 100ms/s,16位任意波形发生器(见图3所示)
* 100mhz数字波形发生器/分析器(见图4所示)
值此,应对smc测试的新结构特点作出分析。
1、灵活的输入及输出数据传送核心
*dsf-数据流现场可编程门阵列是仪器的“cpu”
smc结构的核心是一个现场可编程门阵列(fpga)控制器-data streamfpga(dsf-数据流现场可编程门阵列),它是仪器的“cpu”。它能处理所有的指令,检查所有触发器和时钟,外部信号路由,并管理仪器和主机之间的波形传输。
从图1看出, dsf中两个主要的数据传送核心-一个用于输入,一个用于输出。输入核心用于进行高速模拟波形数字化及数字波形输入(见图1右侧箭头所示)。输出核心用于进行高速模拟波形生成及数字波形输出(见图1左侧箭头所示)。dsf中的数据传送核心管理数据及指令处理、事件触发、触发器及标识路由选择、波形缓冲链接及循环,以及内部设备通信总线,见图1所示smc组成方块。
存储子系统由两个存储区组成,每个存储区都可以独立配置成为输入或输出存储体。采用此配置的2通道输入设备,例如高速2通道数字化仪,使用两个存储体获取数据。单通道任意波形发生器包含一个配置为输出的存储区,一个数字波形发生器/分析器可以使用一个存储体作为输入,另一个作为输出。
目前每个存储区的最大容量为256mb,这样每台仪器总计为512mb。每个存储区的端口是一个64位133mhz总线,每个存储区支持的吞吐量超过1g字节/秒。存储子系统通过ni-miti(主测量仪表同步设备) asic以完整带宽连接到pci总线上(见图1左侧),实现主机与smc之间的波形快速下载或
上载。
* 输入数据传送核心
dsf(见图1中间方块)输入数据传送核心处理来自于高速数字化仪(见图2所示)的模拟-数字转换器(adc)的高速数据输入流或数字波形发生器/分析器(见图4所示)的数字波形输入。多个独立数据采集可被各个记录获取,范围从一个缓冲器至超过两百万的较小容量记录,记最之间的重整时间仅2微秒。
大容量存储器能够轻而易举
摘要:本文主要对基于 fpga (现埸可编程门阵列)核心的smc(同步及存储核心)混合信号测试仪器的新型结构作技术分析,并对其应用于数字与模拟信号并行系统的测试作介绍。
关键词:fpga(现埸可编程门阵列) 同步及存储核心(smc) 数字与模拟信号 子卡 数字化
前言-基于fpga为核心的混合信号测试仪器的新型结构是适应新的挑战
与过去fpga仅仅用作胶合逻辑不同的是,现在fpga已经被用来实现主要的系统功能, fpga的逻辑门数已达1千万,内核速度达到400mhz,能提供高达11gbps的下一代芯片间通信速度,又得益于灵活性和低功耗使fpga(现埸可编程门阵列)应用领域越来广泛。
而当前的新挑战:
*先进的电子设计的特点是功能复合化以及广泛地使用模拟、数字混合技术。在设计与建模及测这些混合视频与音频及数据信号的系统时(如3g无线手机及机顶盒等),应需要:紧密集成与基频采样频率技术;失真与触发特性相匹配的数字与模拟数据采集技术及相关的硬件。而模拟及数字仪器不再是具有完全相异的定时引擎和不匹配模拟性能的独立系统。
*在电子工业领域,混合信号测试是测试设备与系统级芯片(soc)技术的重要方面。随着消费电子和通信产品中音频、视频与数据的逐步混合,对这些技术从基带到射频的的测试均要求提供精确的定时与同步(t&s)。
*另外,随着这些具有类似时钟设备在全球范围内的广泛制造,产品必须在极宽的温度范围内具有稳定性和可靠性,以便进行可靠的、高性能的功能测试。
针对如此高速模块化仪器(或数字与模拟信号并行系统), 当今已设计出一种同步及存储核心(smc- synchronization and memory core) 混合信号测试的通用结构(见图1所示),以应答测试多种设备需求的挑战。它就是基于fpga为核心的混合信号测试仪器的新型结构,从而使smc对集成复合信号的系统建模及系统测试在结构上具有以下重要特点:
* 灵活的输入及输出数据传送核心;
* 每个通道高达256mb的高速存储器;
* 精确定时及同步引擎。
而组成基于smc的复合信号测试工具的如下三种仪器在采样速率及灵活性方面是相匹配的,这三种仪器为:
* 100ms/s,14位高分辨率数字化仪(见图2所示)
* 100ms/s,16位任意波形发生器(见图3所示)
* 100mhz数字波形发生器/分析器(见图4所示)
值此,应对smc测试的新结构特点作出分析。
1、灵活的输入及输出数据传送核心
*dsf-数据流现场可编程门阵列是仪器的“cpu”
smc结构的核心是一个现场可编程门阵列(fpga)控制器-data streamfpga(dsf-数据流现场可编程门阵列),它是仪器的“cpu”。它能处理所有的指令,检查所有触发器和时钟,外部信号路由,并管理仪器和主机之间的波形传输。
从图1看出, dsf中两个主要的数据传送核心-一个用于输入,一个用于输出。输入核心用于进行高速模拟波形数字化及数字波形输入(见图1右侧箭头所示)。输出核心用于进行高速模拟波形生成及数字波形输出(见图1左侧箭头所示)。dsf中的数据传送核心管理数据及指令处理、事件触发、触发器及标识路由选择、波形缓冲链接及循环,以及内部设备通信总线,见图1所示smc组成方块。
存储子系统由两个存储区组成,每个存储区都可以独立配置成为输入或输出存储体。采用此配置的2通道输入设备,例如高速2通道数字化仪,使用两个存储体获取数据。单通道任意波形发生器包含一个配置为输出的存储区,一个数字波形发生器/分析器可以使用一个存储体作为输入,另一个作为输出。
目前每个存储区的最大容量为256mb,这样每台仪器总计为512mb。每个存储区的端口是一个64位133mhz总线,每个存储区支持的吞吐量超过1g字节/秒。存储子系统通过ni-miti(主测量仪表同步设备) asic以完整带宽连接到pci总线上(见图1左侧),实现主机与smc之间的波形快速下载或
上载。
* 输入数据传送核心
dsf(见图1中间方块)输入数据传送核心处理来自于高速数字化仪(见图2所示)的模拟-数字转换器(adc)的高速数据输入流或数字波形发生器/分析器(见图4所示)的数字波形输入。多个独立数据采集可被各个记录获取,范围从一个缓冲器至超过两百万的较小容量记录,记最之间的重整时间仅2微秒。
大容量存储器能够轻而易举
版权所有:51dzw.COM
深圳服务热线:13751165337 13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式
深圳服务热线:13751165337 13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)

深圳市碧威特网络技术有限公司
付款方式