Viterbi译码器STEL-2060C及其应用
发布时间:2008/5/29 0:00:00 访问次数:405
摘 要：本文介绍了intel公司stel-2060c viterbi译码器的特征，分析了该芯片在应用中的关键性问题并给出在高清晰度数字电视中的应用实例。
关键词：高清晰度数字电视（hdtv）；viterbi译码；stel-2060c |
|
前言
提高信息传输的可靠性和有效性始终是通信工作所追求的目标，纠错码是提高信息传输可靠性的一种重要手段，而viterbi译码器作为很有效的信道编码方式得到广泛应用，它与卷积编码共同完成前向纠错以改进在多噪及衰落信道下译码的准确性、增强数字通信系统的性能。inter公司生产的stel-2060c则是专门设计的vb译码器，该芯片中还提供了误比特率ber监视器及解扰器，该解扰器可允许发端对数据加扰来防止调制信号中存在的长1或长0串。
stel-2060c的特点
stel-2060c具有以下典型特征：具有45mbps的运行速率；允许收缩的码率范围宽，可为1/2、2/3、3/4、4/5、5/6、6/7、7/8；具有内部解收缩、自适应同步能力；优化的接口以便与bpsk或qpsk解调器协同工作；具有差分译码器、解扰器、内部ber监视器及其测量电路；在误比特率时有5.2db的编码增益；多个stel-2060c芯片复合并行使用可给系统提供更高的数据速率。
图1是stel-2060c的原理框图，其中的一些主要管脚功能简述如下。
● dclkin是译码器的输入时钟，是一个最高频率为45mhz的方波。当系统处于内部收缩模式时，它是译码器中所有内部同步功能部件的参考时钟；在外部收缩模式下，它由symckin输入钟产生，同时dclkin输入管脚接地。
● symckin是符号调整及解收缩电路的内部参考时钟，是最高频率为90mhz的方波，在并行输入模式下其频率应等于fdclkin/2r，串行模式下的频率为fdclkin/r，其中的r是当使用内部解收缩模式时的译码速率。
● g12-0，g22-0：译码器输入的3位软判决符号，根据输入端parl和rate2-0（rate2-0提供译码速率的选择）的状态可串行或并行输入给译码器。
● parl为高时，符号以并行方式输入，g1符号使用g12-0管脚、g2符号使用g22-0管脚；当parl为低时数据串行输入，g1、g2符号均使用g12-0管脚。
● count7-0是8位输入，定义了当extsel输入为高时，信号在自适应同步电路中的时间长短，若该时间段内的再归一化计数值超过了自适应同步门限值，则意味着系统处于失步状态。
● thr7-0的8位输入定义了当extsel为高时自适应同步的门限数值大小，该门限值为系统是处于失步还是同步状态提供参考。
● extsel输入为高时，关于count7-0及thr7-0的信息就从相对应的管脚得到；当设置为低时关于两者的信息从写入地址0和1的数据中得到。
● pncg1、pncg2这两个管脚设置为低时使用内部解收缩方式；当其均为高时，说明符号g1和g2在编码器端都进行了收缩过程，那么符号会在时钟symckin的上升沿持续期，且当pncg1和pncg2为高时进行解收缩。
● oos输出管脚作为系统失步的标志，当其为高时意味着内部自适应同步电路的再归一化计数值已超过了由thr7-0信号所设置的门限值，即只要系统处于失步状态则oos一直为高。
● auto是从内部自适应同步电路中反馈回的信号，每次当再归一化计数值超过自适应同步门限值，即系统失步时，在dclkin的一个时钟周期内给出一高脉冲；注意当应用内部自适应同步电路时，该输出端应与输入管脚sync相连。
● data7-0是数据线，所有的输入、输出及控制信号都通过该数据线进入系统。
收缩（增信删余）与解收缩
收缩（亦可称为增信删余，punctured）、解收缩及自适应同步是该vb译码器的关键，这里简单介绍其基本原理并指出在实际应用中应该注意的地方。
stel-2060c中分为外部和内部两种解收缩方式。外部解收缩模式适用于所有码率，通过pncg1和pncg2输入信号指示出在编码器中哪个符号进行了收缩过程。当其中的一个信号为高电平时，相应符号输入端的数据会被忽略，在符号g1或g2的已收缩符号处补0来完成解收缩。内部解收缩模式支持码率为2/3、3/4、7/8的序列，自适应同步过程会自动查找正确的删余位置并将收缩符号重新插入来实现解收缩。应用时注意用来将符号读入、读出的时钟symckin和dclkin，这两个时钟的速率根据使用模式及码率的不同而变化。在stel-2060c的解收缩电路中，首先应使输入符号与symckin时钟信号同步，并注意电路中有
摘 要：本文介绍了intel公司stel-2060c viterbi译码器的特征，分析了该芯片在应用中的关键性问题并给出在高清晰度数字电视中的应用实例。
关键词：高清晰度数字电视（hdtv）；viterbi译码；stel-2060c |
|
前言
提高信息传输的可靠性和有效性始终是通信工作所追求的目标，纠错码是提高信息传输可靠性的一种重要手段，而viterbi译码器作为很有效的信道编码方式得到广泛应用，它与卷积编码共同完成前向纠错以改进在多噪及衰落信道下译码的准确性、增强数字通信系统的性能。inter公司生产的stel-2060c则是专门设计的vb译码器，该芯片中还提供了误比特率ber监视器及解扰器，该解扰器可允许发端对数据加扰来防止调制信号中存在的长1或长0串。
stel-2060c的特点
stel-2060c具有以下典型特征：具有45mbps的运行速率；允许收缩的码率范围宽，可为1/2、2/3、3/4、4/5、5/6、6/7、7/8；具有内部解收缩、自适应同步能力；优化的接口以便与bpsk或qpsk解调器协同工作；具有差分译码器、解扰器、内部ber监视器及其测量电路；在误比特率时有5.2db的编码增益；多个stel-2060c芯片复合并行使用可给系统提供更高的数据速率。
图1是stel-2060c的原理框图，其中的一些主要管脚功能简述如下。
● dclkin是译码器的输入时钟，是一个最高频率为45mhz的方波。当系统处于内部收缩模式时，它是译码器中所有内部同步功能部件的参考时钟；在外部收缩模式下，它由symckin输入钟产生，同时dclkin输入管脚接地。
● symckin是符号调整及解收缩电路的内部参考时钟，是最高频率为90mhz的方波，在并行输入模式下其频率应等于fdclkin/2r，串行模式下的频率为fdclkin/r，其中的r是当使用内部解收缩模式时的译码速率。
● g12-0，g22-0：译码器输入的3位软判决符号，根据输入端parl和rate2-0（rate2-0提供译码速率的选择）的状态可串行或并行输入给译码器。
● parl为高时，符号以并行方式输入，g1符号使用g12-0管脚、g2符号使用g22-0管脚；当parl为低时数据串行输入，g1、g2符号均使用g12-0管脚。
● count7-0是8位输入，定义了当extsel输入为高时，信号在自适应同步电路中的时间长短，若该时间段内的再归一化计数值超过了自适应同步门限值，则意味着系统处于失步状态。
● thr7-0的8位输入定义了当extsel为高时自适应同步的门限数值大小，该门限值为系统是处于失步还是同步状态提供参考。
● extsel输入为高时，关于count7-0及thr7-0的信息就从相对应的管脚得到；当设置为低时关于两者的信息从写入地址0和1的数据中得到。
● pncg1、pncg2这两个管脚设置为低时使用内部解收缩方式；当其均为高时，说明符号g1和g2在编码器端都进行了收缩过程，那么符号会在时钟symckin的上升沿持续期，且当pncg1和pncg2为高时进行解收缩。
● oos输出管脚作为系统失步的标志，当其为高时意味着内部自适应同步电路的再归一化计数值已超过了由thr7-0信号所设置的门限值，即只要系统处于失步状态则oos一直为高。
● auto是从内部自适应同步电路中反馈回的信号，每次当再归一化计数值超过自适应同步门限值，即系统失步时，在dclkin的一个时钟周期内给出一高脉冲；注意当应用内部自适应同步电路时，该输出端应与输入管脚sync相连。
● data7-0是数据线，所有的输入、输出及控制信号都通过该数据线进入系统。
收缩（增信删余）与解收缩
收缩（亦可称为增信删余，punctured）、解收缩及自适应同步是该vb译码器的关键，这里简单介绍其基本原理并指出在实际应用中应该注意的地方。
stel-2060c中分为外部和内部两种解收缩方式。外部解收缩模式适用于所有码率，通过pncg1和pncg2输入信号指示出在编码器中哪个符号进行了收缩过程。当其中的一个信号为高电平时，相应符号输入端的数据会被忽略，在符号g1或g2的已收缩符号处补0来完成解收缩。内部解收缩模式支持码率为2/3、3/4、7/8的序列，自适应同步过程会自动查找正确的删余位置并将收缩符号重新插入来实现解收缩。应用时注意用来将符号读入、读出的时钟symckin和dclkin，这两个时钟的速率根据使用模式及码率的不同而变化。在stel-2060c的解收缩电路中，首先应使输入符号与symckin时钟信号同步，并注意电路中有
 热门点击
推荐技术资料
|
|
公网安备44030402000607
