位置:51电子网 » 技术资料 » 通信网络

一种实现MPEG2传输流码率调整的方法

发布时间:2008/5/29 0:00:00 访问次数:739

1 前言

随着数字电视技术的发展,mpeg2标准已被广泛地接受,它是声音和图像数字化的基础标准,可用于数字电视及数字声音广播、数字图像与声音信号的传输及多媒体等领域。mpeg2的系统规定两种数据格式即节目码流(ps)和传输码流(ts),其中,节目码流主要为本地应用设计,数据帧长度不固定,用在误码较低的场合(如dvd);传输码流是为广播应用而设计的,由于信道环境不可预测,传输流由固定的包长构成,有利于在出现错误的情况下能够迅速同步。在ts流传输过程中,由于时钟出现抖动及源设备与目标设备的码率有可能不一致,因此,有必要对码率进行调整。

2 码率调整的实观

2.1 ts流的帧格式及接口

mpeg2标准的帧长度有两种格式:188个字节和188个字节经过rs编码后构成的204个字节。两种格式的数据在调整码率的原理上是一致的,因此本文仅以188字节的帧长度为例,ts的帧结构如图1所示。

由图1可以看出,通过对ts流帧的头部进行设置(0x47,0xlf,0xff, 0x10),后面的字节用0x00填充,可以人为地输出空包,这就提供了一种较好的码率调整方法。在调整时,先将数据存入先进先出(fifo),由cpld利用本地时钟控制fifo读,当至少有一帧数据时,将数据读出,否则由cpld发出一个空包,等待fifo有数据并满足条件时,再读fifo内部的数据,这样实现ts流的码率调整。

另外,mpeg2传输流数据信号有三种接口,即同步并行接口(spi)、异步串行接口(asi)和同步串行接口(ssi)。其中,asi和spi接口较常用。asi接口的数据传输速率为270mb/s,在进行码率调整之前,需要将asi接口中的同步字节删除,进行串并转换,再进一步处理。spi接口传输数据率可变,帧与帧之间必须是连续的。

2.2 码率调整的硬件实现

由以上的讨论可知,码率调整的硬件主要有asi格式转换电路、缓存和控制电路,同时,为了适应不同解码设备码率的差别,又采用了直接数字频率合成(dds),输入信号有asi和spi接口,最后都由spi接口输出标准信号,硬件构成如图2所示。

2.2.1 转换电路

cy7b933是美国cypress公司近年推出的端到端通信接收解码电路。它把接收到的串行比特流进行串/并转换,这个串/并转换是采用每10bit串行比特流作为一组来转换为10bit字。为了保证串/并转换是在正确的字节对齐状态下进行,必须通过恢复字节对齐处理,而用于对齐的同步字节k28.5是恢复对齐处理的关键字节。恢复字节对齐处理模块首先搜索串行比特数据流中的k28.5字符0011111010或者1100000101,当在5个字节窗口(也就是50个比特)中搜索到两个相邻的k28.5特殊字符以后,就应该呈现已正确对齐的字节流。在第2个k28.5特殊字符以后接收到的第1个字节,应该具有有效的字节对齐。经过串/并转换之后的数据字节是一个10bit字,经过88/10b解码器解码成8bit的字节。然后将数据或同步特殊字符输出,通过输出一位标志位,表明输出的是数据或特殊字符,因此,cy7b933不能实现特殊字符的删除,在文献中规定了对asi接口数据首先进行时钟及数据的恢复、串并转换,然后进行特殊字节的删除,最后进行8b/10b解码,因此,cy7b933对数据的处理顺序与规定的顺序不一致,但是,这并不影响最终的结果。


2.2。2 控制电路

cpld使用lattice公司的ispmach4512v,它具有512个宏单元,最大工作频率为400mhz,而且功耗极低。在这里cpld主要有以下几个功能。

1)通过cy7b933的输出信号rdy和sc/d控制数据写入fifo,当输出是数据时,将数据写入fifo,如果是特殊字符,停止写入fifo。这样,通过写fifo删除特殊字符。spi接口的ts流采用低压差分信号(lvds)电平传输,需要将lvds电平转换为ttl电平,这里采用ds90c032,可将4路差分信号转换为ttl电平信号。ds90c031将调整后的t5流由ttl电平转化为lvds电平。spi接口输出的t5流是连续的,通过cpld可以将数据直接写入fifo。

2)控制ad9850的输出时钟,采用串行设置方式对输出时钟进行设置,以便少用。

3)控制fifo的读出及空包的插入,流程如图2所示,主要由两个状态机完成。状态机l控制凑fifo,状态机2对读出的数据进行处理,建立同步。状态机l首先监测fifo的半满信号,如果未到半满,则由cpld发出包含188字节的空包,如果已到半满,允许读fifo,同时。在计数过程中,如果状态机2的同步信号为高电平,计数器从1开始计数,读完188个字节后,返回再监测fifo的半满标志。流程图(b)实现对fifo读出的数据进行同步,并输出标准的spi接口信号,首先监测头标志0x47,每隔188个字节再判断一次,如果不是,则重新搜索,如果是,则隔188个字节再判断一次,这样,连续判断三次表示已找到同步头,

1 前言

随着数字电视技术的发展,mpeg2标准已被广泛地接受,它是声音和图像数字化的基础标准,可用于数字电视及数字声音广播、数字图像与声音信号的传输及多媒体等领域。mpeg2的系统规定两种数据格式即节目码流(ps)和传输码流(ts),其中,节目码流主要为本地应用设计,数据帧长度不固定,用在误码较低的场合(如dvd);传输码流是为广播应用而设计的,由于信道环境不可预测,传输流由固定的包长构成,有利于在出现错误的情况下能够迅速同步。在ts流传输过程中,由于时钟出现抖动及源设备与目标设备的码率有可能不一致,因此,有必要对码率进行调整。

2 码率调整的实观

2.1 ts流的帧格式及接口

mpeg2标准的帧长度有两种格式:188个字节和188个字节经过rs编码后构成的204个字节。两种格式的数据在调整码率的原理上是一致的,因此本文仅以188字节的帧长度为例,ts的帧结构如图1所示。

由图1可以看出,通过对ts流帧的头部进行设置(0x47,0xlf,0xff, 0x10),后面的字节用0x00填充,可以人为地输出空包,这就提供了一种较好的码率调整方法。在调整时,先将数据存入先进先出(fifo),由cpld利用本地时钟控制fifo读,当至少有一帧数据时,将数据读出,否则由cpld发出一个空包,等待fifo有数据并满足条件时,再读fifo内部的数据,这样实现ts流的码率调整。

另外,mpeg2传输流数据信号有三种接口,即同步并行接口(spi)、异步串行接口(asi)和同步串行接口(ssi)。其中,asi和spi接口较常用。asi接口的数据传输速率为270mb/s,在进行码率调整之前,需要将asi接口中的同步字节删除,进行串并转换,再进一步处理。spi接口传输数据率可变,帧与帧之间必须是连续的。

2.2 码率调整的硬件实现

由以上的讨论可知,码率调整的硬件主要有asi格式转换电路、缓存和控制电路,同时,为了适应不同解码设备码率的差别,又采用了直接数字频率合成(dds),输入信号有asi和spi接口,最后都由spi接口输出标准信号,硬件构成如图2所示。

2.2.1 转换电路

cy7b933是美国cypress公司近年推出的端到端通信接收解码电路。它把接收到的串行比特流进行串/并转换,这个串/并转换是采用每10bit串行比特流作为一组来转换为10bit字。为了保证串/并转换是在正确的字节对齐状态下进行,必须通过恢复字节对齐处理,而用于对齐的同步字节k28.5是恢复对齐处理的关键字节。恢复字节对齐处理模块首先搜索串行比特数据流中的k28.5字符0011111010或者1100000101,当在5个字节窗口(也就是50个比特)中搜索到两个相邻的k28.5特殊字符以后,就应该呈现已正确对齐的字节流。在第2个k28.5特殊字符以后接收到的第1个字节,应该具有有效的字节对齐。经过串/并转换之后的数据字节是一个10bit字,经过88/10b解码器解码成8bit的字节。然后将数据或同步特殊字符输出,通过输出一位标志位,表明输出的是数据或特殊字符,因此,cy7b933不能实现特殊字符的删除,在文献中规定了对asi接口数据首先进行时钟及数据的恢复、串并转换,然后进行特殊字节的删除,最后进行8b/10b解码,因此,cy7b933对数据的处理顺序与规定的顺序不一致,但是,这并不影响最终的结果。


2.2。2 控制电路

cpld使用lattice公司的ispmach4512v,它具有512个宏单元,最大工作频率为400mhz,而且功耗极低。在这里cpld主要有以下几个功能。

1)通过cy7b933的输出信号rdy和sc/d控制数据写入fifo,当输出是数据时,将数据写入fifo,如果是特殊字符,停止写入fifo。这样,通过写fifo删除特殊字符。spi接口的ts流采用低压差分信号(lvds)电平传输,需要将lvds电平转换为ttl电平,这里采用ds90c032,可将4路差分信号转换为ttl电平信号。ds90c031将调整后的t5流由ttl电平转化为lvds电平。spi接口输出的t5流是连续的,通过cpld可以将数据直接写入fifo。

2)控制ad9850的输出时钟,采用串行设置方式对输出时钟进行设置,以便少用。

3)控制fifo的读出及空包的插入,流程如图2所示,主要由两个状态机完成。状态机l控制凑fifo,状态机2对读出的数据进行处理,建立同步。状态机l首先监测fifo的半满信号,如果未到半满,则由cpld发出包含188字节的空包,如果已到半满,允许读fifo,同时。在计数过程中,如果状态机2的同步信号为高电平,计数器从1开始计数,读完188个字节后,返回再监测fifo的半满标志。流程图(b)实现对fifo读出的数据进行同步,并输出标准的spi接口信号,首先监测头标志0x47,每隔188个字节再判断一次,如果不是,则重新搜索,如果是,则隔188个字节再判断一次,这样,连续判断三次表示已找到同步头,

相关IC型号

热门点击

 

推荐技术资料

耳机的焊接
    整机电路简单,用洞洞板搭线比较方便。EM8621实际采... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!