位置:51电子网 » 技术资料 » 通信网络

基于ADV202的JPEG2000图像压缩与解压缩系统设计

发布时间:2008/5/29 0:00:00 访问次数:386

引言
新的静止图像压缩iso/itu-t标准jpeg2000提供了比以前的jpeg标准更好的编码效能。adi公司在前期推出小波变换图像压缩芯片adv611的基础上,率先推出了实现jpeg2000标准第一部分的专用芯片adv202。本文给出了一种基于adv202的jpeg2000图像压缩与解压缩系统的设计方案。

jpeg2000图像压缩标准
jpeg2000是jpeg2000工作组制定的静止图像压缩编码的国际标准,标准号为iso/iec 15444itu-t t.800。jpeg2000标准和其他标准一样,由多个部分组成。其中,第一部分为编码的核心部分,是公开并可免费使用的。它对于连续色调、二值的,灰度或彩色静止图像的编码定义了一组无损和有损的方法。其他部分则是辅助和扩展部分。adv202支持除roi以外的第一部分的所有特征。
jpeg2000采用了许多新的压缩编码技术。首先,变换方法采用离散小波变换(dwt)。其次,通过使用带中央“死区”的均匀量化器实现嵌入式量化。第三,对每一个比特层采用基于上下文的自适应二进制算术编码。第四,采用了经过优化的分割嵌入式块编码(ebcot),由此得到最佳的嵌入式码流,改进抗误码能力。jpeg2000编解码器结构如图1所示。

图1 jpeg2000编解码器结构(a)编码器(b)解码器

jpeg2000专用芯片adv202
adv202是adi公司新推出的一款单片实现jpeg2000编解码的asic。图2给出了adv202结构图。adv202集成了一个基于获得专利的空间高效递归滤波小波技术(简称surftm小波技术)的小波核。这个处理器支持达到6层分解的9/7和5/3小波变换。adv202可编程的分块/图像尺寸,在三分量4:2:2交织模式下,宽度可达到2048个像素。在单分量的模式下,宽度可达到4096个像素。最大分块/图像高度为4096个像素。adv202还集成了一个嵌入式32位risc处理器。这个处理器用来配置,控制和管理adv202内部的专用硬件,并且分析/产生符合用户设置的jpeg2000码流。由于熵编码在jpeg2000压缩/解压缩过程中是计算复杂度最高的操作,所以在adv202中提供了三个专用的硬件熵编码器。adv202的视频接口支持ccir656,smpte125m pal/ ntsc,smpte293m [525p],tu.r-bt1358[625p]或者任何最大输入速率在非可逆模式下为65 msps,在可逆模式下为40 msps的视频格式。adv202的内部dma引擎为内部存储器之间、内部存储器和各个功能模块之间提供高速传输数据能力。
adv202有两种工作模式,一种是编码模式,另一种是解码模式。在编码模式下,视频数据通过vdata总线输入adv202,由小波核对输入的数据进行小波变换,并把所有频率子带的小波系数存入adv202内部的存储器。每一个子带根据adv202编码参数的设置进一步分成编码子块,然后由熵编码器对编码子块执行内容建模和算术编码,运算的结果存入内部存储器。随后由内部dma传输到code fifo,通过hdata总线把压缩数据流输出adv202。在解码模式下,工作过程是编码模式的逆过程。

图2 adv202结构图

系统实现方案
jpeg2000压缩子系统基本结构图如图3所示,它主要有四个部分。视频ad由adv7189进行。adv7189是多种制式的sdtv视频解码器。它集成了一个视频解码器,自动检测和转换标准模拟基带电视信号成符合ccir601/ccir656的4:2:2分量数字视频数据。fpga作为整个系统的中枢,对系统中各个芯片的信号起桥接作用,并且合成一些控制信号。在fpga里面还可以根据需要完成数据的初步处理以及信道编码。dsp是系统的主控者,由它完成对adv202和adv7189的初始化。dsp通过数据总线对adv202进行初始化,而对adv7189的初始化是通过i2c总线进行。
当系统开始工作后,由摄像头捕获到的模拟视频信号传送给adv7189。adv7189经过采样,量化后输出符合要求的数字视频数据。视频数据流通过fpga的桥接送给adv202进行压缩编码。为了提高压缩率,可以在视频数据流流过fpga时,对数据进行丢场处理,以人为降低需要进行压缩编码的源数据速率。压缩好的数据再由adv202传送给fpga里面的接口控制器,由控制器按照规定接口协议输出压缩数据流。
jpeg2000解压缩子系统基本结构图如图4所示,它也主要有四个部分。视频da由adv7301进行。adv7301是多种制式的sd,逐行/hdtv视频编码器。它包含了六个高速视频d/a转换器。在解压缩子系统中,fpga也是对系统中各个芯片的信号起桥接作用。dsp是系统的主控者,由它来完成对adv202和adv7301的初始化。
740)this.width=740" src="/images/531222122/20065227335544919.jpg" onmousewheel="return zoom_img(event

引言
新的静止图像压缩iso/itu-t标准jpeg2000提供了比以前的jpeg标准更好的编码效能。adi公司在前期推出小波变换图像压缩芯片adv611的基础上,率先推出了实现jpeg2000标准第一部分的专用芯片adv202。本文给出了一种基于adv202的jpeg2000图像压缩与解压缩系统的设计方案。

jpeg2000图像压缩标准
jpeg2000是jpeg2000工作组制定的静止图像压缩编码的国际标准,标准号为iso/iec 15444itu-t t.800。jpeg2000标准和其他标准一样,由多个部分组成。其中,第一部分为编码的核心部分,是公开并可免费使用的。它对于连续色调、二值的,灰度或彩色静止图像的编码定义了一组无损和有损的方法。其他部分则是辅助和扩展部分。adv202支持除roi以外的第一部分的所有特征。
jpeg2000采用了许多新的压缩编码技术。首先,变换方法采用离散小波变换(dwt)。其次,通过使用带中央“死区”的均匀量化器实现嵌入式量化。第三,对每一个比特层采用基于上下文的自适应二进制算术编码。第四,采用了经过优化的分割嵌入式块编码(ebcot),由此得到最佳的嵌入式码流,改进抗误码能力。jpeg2000编解码器结构如图1所示。

图1 jpeg2000编解码器结构(a)编码器(b)解码器

jpeg2000专用芯片adv202
adv202是adi公司新推出的一款单片实现jpeg2000编解码的asic。图2给出了adv202结构图。adv202集成了一个基于获得专利的空间高效递归滤波小波技术(简称surftm小波技术)的小波核。这个处理器支持达到6层分解的9/7和5/3小波变换。adv202可编程的分块/图像尺寸,在三分量4:2:2交织模式下,宽度可达到2048个像素。在单分量的模式下,宽度可达到4096个像素。最大分块/图像高度为4096个像素。adv202还集成了一个嵌入式32位risc处理器。这个处理器用来配置,控制和管理adv202内部的专用硬件,并且分析/产生符合用户设置的jpeg2000码流。由于熵编码在jpeg2000压缩/解压缩过程中是计算复杂度最高的操作,所以在adv202中提供了三个专用的硬件熵编码器。adv202的视频接口支持ccir656,smpte125m pal/ ntsc,smpte293m [525p],tu.r-bt1358[625p]或者任何最大输入速率在非可逆模式下为65 msps,在可逆模式下为40 msps的视频格式。adv202的内部dma引擎为内部存储器之间、内部存储器和各个功能模块之间提供高速传输数据能力。
adv202有两种工作模式,一种是编码模式,另一种是解码模式。在编码模式下,视频数据通过vdata总线输入adv202,由小波核对输入的数据进行小波变换,并把所有频率子带的小波系数存入adv202内部的存储器。每一个子带根据adv202编码参数的设置进一步分成编码子块,然后由熵编码器对编码子块执行内容建模和算术编码,运算的结果存入内部存储器。随后由内部dma传输到code fifo,通过hdata总线把压缩数据流输出adv202。在解码模式下,工作过程是编码模式的逆过程。

图2 adv202结构图

系统实现方案
jpeg2000压缩子系统基本结构图如图3所示,它主要有四个部分。视频ad由adv7189进行。adv7189是多种制式的sdtv视频解码器。它集成了一个视频解码器,自动检测和转换标准模拟基带电视信号成符合ccir601/ccir656的4:2:2分量数字视频数据。fpga作为整个系统的中枢,对系统中各个芯片的信号起桥接作用,并且合成一些控制信号。在fpga里面还可以根据需要完成数据的初步处理以及信道编码。dsp是系统的主控者,由它完成对adv202和adv7189的初始化。dsp通过数据总线对adv202进行初始化,而对adv7189的初始化是通过i2c总线进行。
当系统开始工作后,由摄像头捕获到的模拟视频信号传送给adv7189。adv7189经过采样,量化后输出符合要求的数字视频数据。视频数据流通过fpga的桥接送给adv202进行压缩编码。为了提高压缩率,可以在视频数据流流过fpga时,对数据进行丢场处理,以人为降低需要进行压缩编码的源数据速率。压缩好的数据再由adv202传送给fpga里面的接口控制器,由控制器按照规定接口协议输出压缩数据流。
jpeg2000解压缩子系统基本结构图如图4所示,它也主要有四个部分。视频da由adv7301进行。adv7301是多种制式的sd,逐行/hdtv视频编码器。它包含了六个高速视频d/a转换器。在解压缩子系统中,fpga也是对系统中各个芯片的信号起桥接作用。dsp是系统的主控者,由它来完成对adv202和adv7301的初始化。
740)this.width=740" src="/images/531222122/20065227335544919.jpg" onmousewheel="return zoom_img(event

相关IC型号

热门点击

 

推荐技术资料

耳机的焊接
    整机电路简单,用洞洞板搭线比较方便。EM8621实际采... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!