高速通信用信号链路元件
the signal chain components for high speed communication
基站用高速双adc
高速adc的进步，直接促使3g基站（如wcdma ,td-scdma,umts）接收（rx）和发送（tx）通路的性能改善。随着新基站设计要求低功率工作和小尺寸，对信号链路元件的热性能提出额外的要求。要求adc低功率，高性能小尺寸。节省板空间的热耗。
根据终端用户要求，不同制造商所选择的rx通路发生基本的变化。单载波接收机通常采用双adc取样来自信号信道解调的i和q，通过单rx通路在中频if（70mhz-140mhz）直接取样。只要两个adc之间有足够隔离，采用双adc才可能。
具有110db信道隔离性能的双14位80msps adc
linear 公司的低功率高速双adc，具有-110db交扰信道隔离和低功耗（每个通道仅444mw，222mw）。73db snr(信噪比)和85db sfkr(无寄生动态范围)的信能，对于基站应用是理想的。除基站应用外，这些低功率双adc对于其他通信和高端媒体图像处理设备也是适合的。
用于功放线性化的高速adc
在tx通路，功效（pa）失真是使系统具有更多性能的限制因素，所以，采用不同的方法来线性化pa输出。采用高速adc和快速数字信号处理方法，用一个反馈通路数字化预改变pa输出（图2）来补偿功放的非线性。
pa线性化的取样率依赖于被数字化的谐波数量和信号带宽。一些pa设计需要185msps和12位分辨率的adc。
linear 公司的ltc2220-1是一款12位185msps adc，具有67.5db snr 80db sfdr、775mhz全功率带宽。这些特性对于功放线性化的数字预变化应用是理想的。对于蜂窝基站收发器间的微波链路也是理想的器件。
除adc良好的ac性能外，最佳化的逻辑接口对低噪声也是重要的。输入输出可以是低emi的差分lvds或单端cmos。一个分离的数字输出电源，允许cmos输出摆幅范围0.5v~3.3v，这能匹配低电压dsp，使开关噪声最小。

图1 采用解调i和q的接收器结构

高sf2r的正交解调器
对图1中双adc之前的信号链路元件也有相同的要求。linear公司新的、非常高线性度和低噪声i/q解调器为高线性度和低燥声i/q调制解调器为记性能接收机提供无线信号到基带的直接变频和if变频（见图3）。lt5517 i/q解调器具有23.5dbmiip3(输入3阶截听点)、9.5db噪声因数（在200mhz），这些性能适合检测微弱信号，基至在高干扰情况下。此性能导致sfdr超过80db。lt5517集成有精确的0°和90°分相器，在40mhz~900mhz范围内提供精确rf信号的i(同相)和q（90°相移）解调，直接到基带。
lt5517非常适合高性能无线基础架构接收器应用中的if和rf解调。其他应用包括微基站、中继器单元、rfid读机和宽带固定无线接入。
lt5517包含一对匹配的高线性度混频器，带片上正交相位产生器和分相器。i和q信号通路通常增益匹配到0.03db，典型的相位失匹为0.7°，这导致高精度i和q解调。差分i和q输出具有小的dc偏移（典型值0.5mv，）而内置的130mhz低通滤波器能去除带外噪声。
内部正交分相器采用来自除2电路的本振（lo）。相应地，zxlo输入口接收2倍 lo频率的信号，因而使得到rf口的lo漏电最小。另外，lt5517具有良好的口间rf漏电，这降低了外部rf滤波器要求。zxlo输入仅需要-5dbm驱动电平，而且内部与50ω匹配，因此，能提供一个简单的单端接口。

图2 用85msps adc数字预改变pa线性化

图3 单载波接收机的i/q解调器

图4 低功率混频器有良好线性性能

rf有源混频器
用单adc，i/o解调器设计多载波接收机是在数字域进行。lt5525和lt5526有源混频器把高线性度与低功率结合起来。lt5526具有16.5dbmiip3(在900mhz)和11db噪声因数。此性能补充0.6db转换增益。另外lt5526只需要-5dbmlo驱动，而且口间lo漏电低到-65dbm，这降低了外部滤波要求。lt5526具有完全差分输入和输出，并工作在100khz~2ghz宽范围带宽内。此器件在很多应用中可作为下变频混频器或上变频混频器。
lt5525具有片上rf输入变压器，并在rf和lo输入提供内部50ω阻抗匹配元件，可以单端驱动这些输入，而不需用外部阻抗匹配元件，因此，便于采用和降低成