软件无线电在一号小卫星多功能地面站中应用
发布时间:2008/5/29 0:00:00 访问次数:593
1 系统构成
从sdr地面站发射系统如图1所示。该系统的发射速率为2.4kbps窄带、2.4kbps扩频、19.2kbps窄带或它们混合的速率。中频分别为18.45mhz、20mhz、21.85mhz。dac的采样频率为78.336mhz。发射系统中fpga实现fifo、信道编码、扩频、内插滤波、数字上变频、信道合成、dac预补偿滤波器等功能。这些功能都集成在一片xilinx virtexii芯片中。
2 fpga部分功能模块
2.1 fifo模块
fifo完成数据缓存功能。为了节省不必要的资源,设计了一个长度为32、深度为2的fifo。即当一个寄存器32位取完时发出中断给dsp,同时读、写寄存器指针变换,dsp响应中断向fifo写数,此时数据还在不断地读出。这样就实现了用最少的资源实现数据缓存。
2.2 信道编码
在实际信道上传输数字信号时,由于信道传输特性不理想及加性噪声的影响,所收到的数字信号不可避免地会发生错误。采用信道编码可以将误码率降低。本系统主要采用性能较优的卷积编码和差分编码等。
对于窄带信号还有扰码(ccitt v.35)。扰码能改善位定时恢复的质量,还能使信号频谱弥散而保持稳恒,能改善帧同步和自适应时域均衡等子系统的性能。
对于扩频信号还有扩频编码。在直扩系统中,用伪随机序列将传输信息扩展,在接收时又用它将信号压缩,并使干扰信号功率扩散,提高了系统的抗干扰能力。
编码过程在dsp的控制下进行,数据从dsp送出,并标识信道特征,fpga识别后进入相应的编码通道,这样三路信道可以分时进行编码处理。由于硬件速度快的特点,可视为同时处理。
2.3 信道合成
信道合成模块由内插滤波器、数字上变频、信道复接三部分组成。
2.3.1 内插滤波器
各信道滤波器性能指标如表1所示。
为了以最少的滤波器阶数得到较低的符号间干扰和高阻带衰减,成形滤波器采用一个根升余弦滤波器,滚降系数0.4。其频域表达式为:
式中α为滚降因子,取0.4。
成形滤波器设计采用频率采样技术,这样可以得到阶数较低、性能较好的滤波器。成形滤波器一般采用4倍或8倍的内插系数。先用matlab把滤波器阶数和系数确定下来,这样可以用移位加运算代替乘法以节省大量硬件资源。在fpga实现时,采用da(distribute algorithm)技术。da技术提出了二十多年,广泛应用于线性时不变信号处理,已被证明不适用于可编程dsp的固定指令系统结构,但是用fpga实现却是个好的选择--da电路中没有直接的乘法器,乘法可由查找表得到。
cic滤波器是一种灵活的无乘法滤波器,适合于硬件实现,并可处理任意大的数据率变换。由此,第二级内插滤波采用cic滤波器是最佳选择。
在不降低性能的前提下,从节省资源的角度考虑,各信道内插滤波器分为两步实现:第一级fir成形滤波器,第二级内插滤波器采用五级cic滤波器。各信道滤波器内插分解为两级,大内插系数滤波器由cic完成,其结构如图2所示。实验结果表明这样做并不影响性能。
三路信道内插滤波器分别描述如下:
(1)2.4kbps窄带信号:编码后信号采样率为4.8khz,要用78.336mhz进行采样,必须经过78336/4.8=16320倍内插。第一级采用75阶8倍内插成形fir
1 系统构成
从sdr地面站发射系统如图1所示。该系统的发射速率为2.4kbps窄带、2.4kbps扩频、19.2kbps窄带或它们混合的速率。中频分别为18.45mhz、20mhz、21.85mhz。dac的采样频率为78.336mhz。发射系统中fpga实现fifo、信道编码、扩频、内插滤波、数字上变频、信道合成、dac预补偿滤波器等功能。这些功能都集成在一片xilinx virtexii芯片中。
2 fpga部分功能模块
2.1 fifo模块
fifo完成数据缓存功能。为了节省不必要的资源,设计了一个长度为32、深度为2的fifo。即当一个寄存器32位取完时发出中断给dsp,同时读、写寄存器指针变换,dsp响应中断向fifo写数,此时数据还在不断地读出。这样就实现了用最少的资源实现数据缓存。
2.2 信道编码
在实际信道上传输数字信号时,由于信道传输特性不理想及加性噪声的影响,所收到的数字信号不可避免地会发生错误。采用信道编码可以将误码率降低。本系统主要采用性能较优的卷积编码和差分编码等。
对于窄带信号还有扰码(ccitt v.35)。扰码能改善位定时恢复的质量,还能使信号频谱弥散而保持稳恒,能改善帧同步和自适应时域均衡等子系统的性能。
对于扩频信号还有扩频编码。在直扩系统中,用伪随机序列将传输信息扩展,在接收时又用它将信号压缩,并使干扰信号功率扩散,提高了系统的抗干扰能力。
编码过程在dsp的控制下进行,数据从dsp送出,并标识信道特征,fpga识别后进入相应的编码通道,这样三路信道可以分时进行编码处理。由于硬件速度快的特点,可视为同时处理。
2.3 信道合成
信道合成模块由内插滤波器、数字上变频、信道复接三部分组成。
2.3.1 内插滤波器
各信道滤波器性能指标如表1所示。
为了以最少的滤波器阶数得到较低的符号间干扰和高阻带衰减,成形滤波器采用一个根升余弦滤波器,滚降系数0.4。其频域表达式为:
式中α为滚降因子,取0.4。
成形滤波器设计采用频率采样技术,这样可以得到阶数较低、性能较好的滤波器。成形滤波器一般采用4倍或8倍的内插系数。先用matlab把滤波器阶数和系数确定下来,这样可以用移位加运算代替乘法以节省大量硬件资源。在fpga实现时,采用da(distribute algorithm)技术。da技术提出了二十多年,广泛应用于线性时不变信号处理,已被证明不适用于可编程dsp的固定指令系统结构,但是用fpga实现却是个好的选择--da电路中没有直接的乘法器,乘法可由查找表得到。
cic滤波器是一种灵活的无乘法滤波器,适合于硬件实现,并可处理任意大的数据率变换。由此,第二级内插滤波采用cic滤波器是最佳选择。
在不降低性能的前提下,从节省资源的角度考虑,各信道内插滤波器分为两步实现:第一级fir成形滤波器,第二级内插滤波器采用五级cic滤波器。各信道滤波器内插分解为两级,大内插系数滤波器由cic完成,其结构如图2所示。实验结果表明这样做并不影响性能。
三路信道内插滤波器分别描述如下:
(1)2.4kbps窄带信号:编码后信号采样率为4.8khz,要用78.336mhz进行采样,必须经过78336/4.8=16320倍内插。第一级采用75阶8倍内插成形fir