中科SoC的USB1.1OHCI主机控制器IP设计
发布时间:2008/5/29 0:00:00 访问次数:348
为了验证ohci 主机控制器功能正确性，在中科soc 虚拟验证平台上对该主机控制器做了系统级模拟验证，验证结果证明了设计的正确性。
ip 就其本质来讲是一个能提供正确接口信号的功能模块。随着eda 技术和半导体工艺技术的发展，集成电路的规模越来越大，设计越来越复杂，使用ip 核是一个必然趋势。研究开发超大规模集成电路设计业亟需的、具有良好应用前景的ip 核，积极推动ip 核的应用，对于我国集成电路产业的良性发展将会起到极大的促进作用。usb 通用串行总线是众多计算机厂商和电信厂商共同开发的用于计算机外设连通到计算机的规范。它日益成为一种主流的计算机接口标准。它包含3 大技术要素：主机，集线器和功能。国外一些公司近年来相继开发出基于上述3 个技术要素的ip，国内一些ic 设计公司也开始在这些领域内作研究，但由于usb 主机控制器ip 的设计一直是usb 系统设计中的难点，成果较少。
作者遵循usb 规范和开放主机总线接口（open hostcontroller interface, ohci）规范，基于asic 流程开发出了usb1.1 ohci 主机控制器ip。
在所有的实现中，主机控制器都必须提供基本相同的功能，主要包含状态处理、串行化与反串行化、帧产生、数据处理、协议引擎、传输差错控制、远程唤醒、集线器、主机系统接口。根据这些要求，参考usb 规范和ohci 规范，通过定义一组与主机系统存储器交互的虚拟主机总线接口以及收发器接口，作者将设计分成若干部分，将每一部分需要完成的目标功能单独描述并验证，在此基础上再作顶层的整合。进行功能划分后ohci 主机控制器ip 的结构如图1。
主机控制器功能模块设计
主机系统接口模块
该模块由两个部分组成，主要功能是在主机系统与ohci主机控制器之间建立高速的数据通道。按照数据传输的发起者不同，可以分为hci 主模块和hci 从模块，前者负责发起对系统存储器的读写操作，后者负责响应主机系统或cpu 的读写操作。针对不同的soc（system on a chip）片内总线，可以在主机系统接口模块与片内总线之间实现简单的胶合逻辑，从而实现usb 主机控制器ip 的重复使用。
状态控制模块（usb state control）
它是列表处理器层次结构的上层模块，直接由ohci 寄存器来控制。它实现了主状态机，可用来触发列表处理器中较低层次的状态机。主状态机还可以生成一些控制信号，以便控制下列操作：传输sof（start of frame）标示、复位/恢复、向系统存储器中的hcca（host controller communicationarea）写回每微秒的帧序号等。该模块还实现了优先级算法，该算法基于ohci 寄存器决定当前需要处理周期性列表还是非周期性列表，如果非周期性列表获得优先权，它可以确定当前应该执行的传输是控制传输还是批传输。
列表处理器模块
它是整个ip 核最关键的控制器，实现了ohci 规范规定的绝大部分协议。按照ohci 规范，它有多个状态机实现列表服务流、列表优先级、ed/td 服务、状态写回、td 撤退等功能。它充当一个控制器，连接hci master 和host sie，帮助它们在系统存储器和usb 之间实现数据传输。它包含4个子模块：列表服务流程模块、端点描述符服务流程模块、传输描述符服务流程模块以及hci master 接口模块。
数据fifo 和数据fifo 控制模块
数据fifo 模块实现了一个宽度为8bit、深度为64byte的fifo，它的主要作用是同步host sie 和hci master 之间的数据传输。数据fifo 控制模块实现了主机控制器的内部数据fifo 的方向控制逻辑，以便在usb 和系统存储器间传输数据。
对于in packet，当数据从端点接收时，host sie 将其存储在数据fifo 中。当所有数据收到（对gtd/itd 而言）或数据fifo 中的数据超过一定的门限（≥16byte），td 状态机发起一个写命令通知hci master 接口模块。hci master 接口模块提供写的起始地址，同时本模块提供写回的字节数，触发hci master 执行一个写周期。hci master 写操作结束以后，它将控制返回到tdsf 的td 状态机。
类似的，对于out packet，td 状态机通知本模块从系统存储器读取数据。读操作的地址和字节数由hci master 模块来提供。若数据超过16byte，它将通过hci master 执行多次操作。
主机控制器串行接口引擎模块
本模块主要用来完成usb 规范中协议处理部分的功能。它用作主机控制器的协议引擎，并且与列表处理器、数据fifo 以及ohci 寄存器相连接,此外它还实现了用来同步hsie 和端口状态
为了验证ohci 主机控制器功能正确性，在中科soc 虚拟验证平台上对该主机控制器做了系统级模拟验证，验证结果证明了设计的正确性。
ip 就其本质来讲是一个能提供正确接口信号的功能模块。随着eda 技术和半导体工艺技术的发展，集成电路的规模越来越大，设计越来越复杂，使用ip 核是一个必然趋势。研究开发超大规模集成电路设计业亟需的、具有良好应用前景的ip 核，积极推动ip 核的应用，对于我国集成电路产业的良性发展将会起到极大的促进作用。usb 通用串行总线是众多计算机厂商和电信厂商共同开发的用于计算机外设连通到计算机的规范。它日益成为一种主流的计算机接口标准。它包含3 大技术要素：主机，集线器和功能。国外一些公司近年来相继开发出基于上述3 个技术要素的ip，国内一些ic 设计公司也开始在这些领域内作研究，但由于usb 主机控制器ip 的设计一直是usb 系统设计中的难点，成果较少。
作者遵循usb 规范和开放主机总线接口（open hostcontroller interface, ohci）规范，基于asic 流程开发出了usb1.1 ohci 主机控制器ip。
在所有的实现中，主机控制器都必须提供基本相同的功能，主要包含状态处理、串行化与反串行化、帧产生、数据处理、协议引擎、传输差错控制、远程唤醒、集线器、主机系统接口。根据这些要求，参考usb 规范和ohci 规范，通过定义一组与主机系统存储器交互的虚拟主机总线接口以及收发器接口，作者将设计分成若干部分，将每一部分需要完成的目标功能单独描述并验证，在此基础上再作顶层的整合。进行功能划分后ohci 主机控制器ip 的结构如图1。
主机控制器功能模块设计
主机系统接口模块
该模块由两个部分组成，主要功能是在主机系统与ohci主机控制器之间建立高速的数据通道。按照数据传输的发起者不同，可以分为hci 主模块和hci 从模块，前者负责发起对系统存储器的读写操作，后者负责响应主机系统或cpu 的读写操作。针对不同的soc（system on a chip）片内总线，可以在主机系统接口模块与片内总线之间实现简单的胶合逻辑，从而实现usb 主机控制器ip 的重复使用。
状态控制模块（usb state control）
它是列表处理器层次结构的上层模块，直接由ohci 寄存器来控制。它实现了主状态机，可用来触发列表处理器中较低层次的状态机。主状态机还可以生成一些控制信号，以便控制下列操作：传输sof（start of frame）标示、复位/恢复、向系统存储器中的hcca（host controller communicationarea）写回每微秒的帧序号等。该模块还实现了优先级算法，该算法基于ohci 寄存器决定当前需要处理周期性列表还是非周期性列表，如果非周期性列表获得优先权，它可以确定当前应该执行的传输是控制传输还是批传输。
列表处理器模块
它是整个ip 核最关键的控制器，实现了ohci 规范规定的绝大部分协议。按照ohci 规范，它有多个状态机实现列表服务流、列表优先级、ed/td 服务、状态写回、td 撤退等功能。它充当一个控制器，连接hci master 和host sie，帮助它们在系统存储器和usb 之间实现数据传输。它包含4个子模块：列表服务流程模块、端点描述符服务流程模块、传输描述符服务流程模块以及hci master 接口模块。
数据fifo 和数据fifo 控制模块
数据fifo 模块实现了一个宽度为8bit、深度为64byte的fifo，它的主要作用是同步host sie 和hci master 之间的数据传输。数据fifo 控制模块实现了主机控制器的内部数据fifo 的方向控制逻辑，以便在usb 和系统存储器间传输数据。
对于in packet，当数据从端点接收时，host sie 将其存储在数据fifo 中。当所有数据收到（对gtd/itd 而言）或数据fifo 中的数据超过一定的门限（≥16byte），td 状态机发起一个写命令通知hci master 接口模块。hci master 接口模块提供写的起始地址，同时本模块提供写回的字节数，触发hci master 执行一个写周期。hci master 写操作结束以后，它将控制返回到tdsf 的td 状态机。
类似的，对于out packet，td 状态机通知本模块从系统存储器读取数据。读操作的地址和字节数由hci master 模块来提供。若数据超过16byte，它将通过hci master 执行多次操作。
主机控制器串行接口引擎模块
本模块主要用来完成usb 规范中协议处理部分的功能。它用作主机控制器的协议引擎，并且与列表处理器、数据fifo 以及ohci 寄存器相连接,此外它还实现了用来同步hsie 和端口状态
相关技术资料- 6-24NE555定时器运动探测器工作原理
- 6-24高速和精密DAC应用解决方案详解
- 6-24安全嵌入式系统数字控制器应用前景探究
- 6-24双测量空气流量传感器技术参数封装
- 6-24高速、低功耗3D芯片集成技术详解
- 6-24开源GSM + GPS模块原理图和PCB设计
- 6-23MOSFET驱动器和碳化硅（SiC）二极管工作原理
- 6-23PWM-VID和PSI两种控制模式技术应用参数设计
- 6-23高频高功率供电电源芯片应用前景研究
- 6-23 130A、非隔离式、双相降压处理器核心技术介绍
- 6-23Intelli-Module双两相降压MPC22163-130
- 6-23PCI Express（PCIe）7.0标准应用探究
- 相关IC型号
公网安备44030402000607
