1 引言

　　pon结构简单、铺设维护成本低的特点和以太网设备成熟、廉价的特点使epon这项技术已成为目前解决接入网速率这一瓶颈的最佳方案之一。但在目前国内的epon设备中，特别是olt和onu的芯片仍需从国外厂家进口，所以研发出具有自主知识产权的epon的核心技术产品是当务之急[1]。

　　本文根据上海大学shu epon onu mac控制芯片的设计经验，提出了一种千兆onu硬件平台的设计和实现方案。并结合当前asic设计开发的趋势，基于soc的概念嵌入8051处理内核。通过此平台完善上海大学shu epon onu mac控制芯片。该平台不仅在硬件设计上留有一定的余量为系统升级做准备。而且设计时也考虑到目前asic制造工艺的性价比和局限性问题。

2 onu系统功能简介

　　epon系统由光用户终端onu、光线路终端olt、光配线网odn组成[2]。onu位于用户端，放在住户，企业或mdu/mtu(多用户/租户单元)处,提供客户的语音,数据和视频与pon的接口,还提供第二层交换功能。简言之onu为用户提供epon的接人功能。

根据ieee802.3ah标准[3].onu作为epon系统的用户端接入设备,主要完成的功能可描述为：

　　◆选择接收olt发送的广播数据：

　　◆响应olt发出的注册和测距命令：

　　◆对用户的以太网数据进行缓存,向olt报告缓存的队列情况并在olt分配的上行发送窗口中发送缓存的数据：

　　◆根据olt发出的oam帧，执行相应的oam功能：

　　◆其它相关的以太网功能。

3 fpga逻辑结构简介

　　由于处于asic设计的前端，采用altera公司的fpga ep2c70f672c6作为核心处理单元，并基于这块fpga进行逻辑代码的编写、测试和验证。

　　epon onu mac控制芯片内部逻辑设计如图1所示，整个系统可以分为上行和下行两部分，下行是数据从olt传输到onu，上行是数据从onu传输到olt。接收模块对下行数据进行10位转8位码变换,llid的滤除和帧校验,然后进行帧分类。在下行链路中,除了有用户数据外,还有mpcp和oam帧，帧分类模块把接收模块处理后的数据按类别交给对应模块。同样上行链路中除了用户数据外，还有register ack帧、register request帧、report帧和oam帧，上行队列管理模块将它们和从gmii/mii来的用户数据添加llid后暂存于sdram中,复用控制模块根据这些帧的优先级,等待发送控制模块使能发送[1]。gmii/mii切换模块根据以太收发芯片工作速率选择对应逻辑实现10/100/1000自适应应用。

　　oam处理、仲裁和控制模块响应处理经过分类后的oam帧,协调和控制相应模块。如图2所示，该模块主要由8051内核、uart核和ram等构成。核心为源代码开放的8051ip核,使用verilog语言编写，指令体系完全与标准的8051兼容。数据交互模块通过8051 io端口来实现oam模块对外数据传递功能。系统协调控制模块完成整个onu系统的初始化，并协调控制整个onu系统工作。另外加入了中断产生和定时器模块来完善oam模块功能，防止异常状况使系统瘫痪。

4 硬件系统设计和实现

　　根据上述onu的功能和fpga逻辑代码的编写需要,onu的硬件电路结构设计如图3所示。整个onu分为三个部分，一个面向光网络(plant side)，另一个则面向以太网络(local side)，还有一个是处理、协调和仲裁的核心单元。对于光网络的接入端，onu是经由光模块接入到odn网络，我们采用fiberxon公司的onu突发激光器ftm-9412p-f10来实现光模块,通过serdes芯片进行串并转换，变为10位的tbi信号,再利用tbi和ep2c70f672c6进行数据交互。以太网络的接人是在fpga之后经gmii/mii接口和以太网收发芯片88e1111相连，实现千/百/十兆以太网络数据交换。fpga作为onu的核心单元。除数据传递通路外，硬件系统还包括sdram、eeprom、flash和一个uart串口。

　　在plant side端，由于从光纤上传输的信号速率为1.25gb/s，fpga直接处理频率这么高的信号是不合适的，即使可行对于后期的asic芯片工艺设计也不容易实现。所以在fpga之前加入一个串并变换模块，此模块通过一个serdes芯片tlk2201a实现1.25gb/s串行数据与10位125mb/s并行数据信号的转换。再将这10位tbi信号和fpga相连,这样fpga的io口速率就可降至125mhz，由此fpga的逻辑时钟频率也设置为125mhz。fpga通过增设使能信号tbi_burst_en控制光模块的突发功能。

　　在local side端．采用marvell的88e1111千兆以太收发芯片,支持1000base-t、100base-tx和10base-t自适应应用[4],并通过gmii/mii接口和fpga进行数据传递。当一个olt连接onu较少时或者olt分配给特定onu带宽较大时，那么这些onu的速率可超过百兆,为使最终芯片胜任高带宽应用场合采用10/100/1000兆收发芯片。88e1111的物理接口具有auto negotiation功能，并反映在特定寄存器中。fpga通过88e1111的mdio (management data input/output)接口读取相应寄存器后,选择gmii或mii逻辑模块以适应10/100/1000工作速率。

　　除去plant side和local side两端的设计,onu核心部分包含以下几