摘要：采用无线发射芯片trf4900组成的无线数字发射电路，工作在欧洲868 mhz频带和北美915 mhzism频带，fsk调制，发射功率7 dbm，电源电压2.2～3.6 v，通过串行接口连接到微控制器实现参数设置和发射控制。文中介绍应用电路、与微控制器连接的电路以及特性参数的设置。

关键词：无线 数字 发射器 fsk

1 无线数字发射电路

　　无线数字发射电路采用无线发射芯片trf4900。trf4900是ti公司生产的、单片集成的、低价格的、能提供完全功能的多通道fsk发射器。芯片能满足在欧洲868 mhz频带和北美915 mhz ism频带的线性(fm)或者数字（fsk）发射应用。单片发射器芯片工作电压2.2～3.6 v，典型发射功率为7 dbm，并具有低的功率消耗。24位直接数字合成器有11位dac，合成器有大约230 hz的通道空间，允许窄带和宽带应用。两个完全可编程工作模式--模式0和模式1，允许非常快地在两个预先编程的设置之间转换（例如发射频率0或者发射频率1）。芯片内集成压控振荡器（vco）、锁相环（pll）和基准振荡器，仅需要极少的外部元件即可构成一个完整的发射电路。trf4900通过串行接口连接到ti msp430微控制器。发射器的每一个功能块能够通过串行接口编程设置其功能。trf4900应用电路如图1所示。

图1 trf4900应用电路

2 与微控制器连接电路

　　trf4900通过串行接口连接到ti的msp430微控制器，如图2所示。

　　trf4900的引脚23（lockdet）， pll锁相检测输出，有效为高电平。当lockdet = 1时，pll锁定。引脚11（mode），模式选择输入，器件在模式0和模式1的功能能够通过串行控制接口的a、b、c、d字编程。引脚12（），睡眠控制，低电平有效。当= 0时，控制寄存器的内容仍然有效，能够通过串行控制接口编程。引脚14 （tx-data），数字调制输入，为载波的fsk/fm调制，高电平有效 。

串行控制接口是一个3线单向串行总线（clock 串行接口时钟信号，data 串行接口数据信号，strobe 串行接口选通信号），用来编程trf4900。接口内部的寄存器包含所有用户可编程变量，包括dds频率设置，也包括所有的控制寄存器。串行接口的时序如图3所示。

　　在clock信号的每一个上升沿，data引脚端上的逻辑值被写入24位的移位寄存器。设置strobe端为高电平，编程的信息被装入选择的锁存器。当strobe信号为高时，data和clock线必须为低。因此，strobe与clock的信号是不同步的。串行接口能被编程工作在有效状态或者睡眠状态（待机模式）。

图3 串行接口时序图

3 trf4900的设置

　　trf4900的直接数字合成器dds是基于用数字办法产生正弦波信号的。dds由累加器、正弦波查找表、数/模转换器、低通滤波器组成。所有数字功能块的时钟由基准振荡器提供。dds利用一个n位加法器从0到2n计数，根据在频率寄存器中的数据转换规范产生数字阶梯波，来构造一个模拟正弦波。n位计数器的输出寄存器的每一个数字，用来选择正弦波查找表中相应的正弦波数值输出。在数/模转换后，低通滤波器用来抑制不需要的寄生响应。模拟输出信号能用来作为pll的参考输入信号。pll电路根据预先确定的系数倍乘基准频率。

　　基准振荡器的频率fref是dds的采样频率，同时也确定最高的dds输出频率，与累加器的位数一起，可以计算dds的频率分辨率。trf4900的最小频率步长可由下式计算：

δf=n×(fref/2 24)

　　24位的累加器能够通过两个22位的频率设置寄存器编程（a字确定模式0的频率，b字确定模式1的频率），同时寄存器的两个msb位设置为0。因此，dds系统的最大位权减少到1/8，如图4所示。

　　这个位权与vco输出频率（fref/8）×n相适应。根据在mode端的逻辑电平，内部选择逻辑装载dds-0或者dds-1频率到频率寄存器。vco的输出频率fout是由dds-x频率设置决定的（dss-0在a字中，dds-1在b字中），vco的输出频率fout计算公式如下：

fout=dds_x×n×(fref/2 24)=n×[(fref×dds_x)/2 24]

　　如果选择fsk调制（mm=0，c字，16位），则8位fsk频偏寄存器能被用来编程2-fsk调制的频偏。频偏寄存器的8位在24位dds频率寄存器中，lsb设置为0，总的fsk频偏由下式计算：

δf2-fsk=n×[(dev×fref)/2 22]

因此，2-fsk频率由在tx-data上的电平设置，计算公式如下：

fout1:tx_data=low=n×[(fref×dds_x)/2 24]

fout2:tx_data=high=n×[fref×(dds_x+4×dev)]/2 24

摘要：采用无线发射芯片trf4900组成的无线数字发射电路，工作在欧洲868 mhz频带和北美915 mhzism频带，fsk调制，发射功率7 dbm，电源电压2.2～3.6 v，通过串行接口连接到微控制器实现参数设置和发射控制。文中介绍应用电路、与微控制器连接的电路以及特性参数的设置。

关键词：无线 数字 发射器 fsk

1 无线数字发射电路

　　无线数字发射电路采用无线发射芯片trf4900。trf4900是ti公司生产的、单片集成的、低价格的、能提供完全功能的多通道fsk发射器。芯片能满足在欧洲868 mhz频带和北美915 mhz ism频带的线性(fm)或者数字（fsk）发射应用。单片发射器芯片工作电压2.2～3.6 v，典型发射功率为7 dbm，并具有低的功率消耗。24位直接数字合成器有11位dac，合成器有大约230 hz的通道空间，允许窄带和宽带应用。两个完全可编程工作模式--模式0和模式1，允许非常快地在两个预先编程的设置之间转换（例如发射频率0或者发射频率1）。芯片内集成压控振荡器（vco）、锁相环（pll）和基准振荡器，仅需要极少的外部元件即可构成一个完整的发射电路。trf4900通过串行接口连接到ti msp430微控制器。发射器的每一个功能块能够通过串行接口编程设置其功能。trf4900应用电路如图1所示。

图1 trf4900应用电路

2 与微控制器连接电路

　　trf4900通过串行接口连接到ti的msp430微控制器，如图2所示。

　　trf4900的引脚23（lockdet）， pll锁相检测输出，有效为高电平。当lockdet = 1时，pll锁定。引脚11（mode），模式选择输入，器件在模式0和模式1的功能能够通过串行控制接口的a、b、c、d字编程。引脚12（），睡眠控制，低电平有效。当= 0时，控制寄存器的内容仍然有效，能够通过串行控制接口编程。引脚14 （tx-data），数字调制输入，为载波的fsk/fm调制，高电平有效 。

串行控制接口是一个3线单向串行总线（clock 串行接口时钟信号，data 串行接口数据信号，strobe 串行接口选通信号），用来编程trf4900。接口内部的寄存器包含所有用户可编程变量，包括dds频率设置，也包括所有的控制寄存器。串行接口的时序如图3所示。

　　在clock信号的每一个上升沿，data引脚端上的逻辑值被写入24位的移位寄存器。设置strobe端为高电平，编程的信息被装入选择的锁存器。当strobe信号为高时，data和clock线必须为低。因此，strobe与clock的信号是不同步的。串行接口能被编程工作在有效状态或者睡眠状态（待机模式）。

图3 串行接口时序图

3 trf4900的设置

　　trf4900的直接数字合成器dds是基于用数字办法产生正弦波信号的。dds由累加器、正弦波查找表、数/模转换器、低通滤波器组成。所有数字功能块的时钟由基准振荡器提供。dds利用一个n位加法器从0到2n计数，根据在频率寄存器中的数据转换规范产生数字阶梯波，来构造一个模拟正弦波。n位计数器的输出寄存器的每一个数字，用来选择正弦波查找表中相应的正弦波数值输出。在数/模转换后，低通滤波器用来抑制不需要的寄生响应。模拟输出信号能用来作为pll的参考输入信号。pll电路根据预先确定的系数倍乘基准频率。

　　基准振荡器的频率fref是dds的采样频率，同时也确定最高的dds输出频率，与累加器的位数一起，可以计算dds的频率分辨率。trf4900的最小频率步长可由下式计算：

δf=n×(fref/2 24)

　　24位的累加器能够通过两个22位的频率设置寄存器编程（a字确定模式0的频率，b字确定模式1的频率），同时寄存器的两个msb位设置为0。因此，dds系统的最大位权减少到1/8，如图4所示。

　　这个位权与vco输出频率（fref/8）×n相适应。根据在mode端的逻辑电平，内部选择逻辑装载dds-0或者dds-1频率到频率寄存器。vco的输出频率fout是由dds-x频率设置决定的（dss-0在a字中，dds-1在b字中），vco的输出频率fout计算公式如下：

fout=dds_x×n×(fref/2 24)=n×[(fref×dds_x)/2 24]

　　如果选择fsk调制（mm=0，c字，16位），则8位fsk频偏寄存器能被用来编程2-fsk调制的频偏。频偏寄存器的8位在24位dds频率寄存器中，lsb设置为0，总的fsk频偏由下式计算：

δf2-fsk=n×[(dev×fref)/2 22]

因此，2-fsk频率由在tx-data上的电平设置，计算公式如下：

fout1:tx_data=low=n×[(fref×dds_x)/2 24]

fout2:tx_data=high=n×[fref×(dds_x+4×dev)]/2 24