摘要：针对某信号处理机中的高速a/d转换器（adc）的应用，利用数字信号处理机的硬件平台，采用纯正弦信号作为输入信号，用数字信号处理器（dsp）控制采样，并将a／d转换后的数据存储，进行fft变换，进而来分析adc的信噪比及有效位数。该测试方法具有全数字、可编程、精确度高等优点，是较为先进的测试方法。

关键词：ad转换器 信噪比 有效位数 fft dsp

目前的实时信号处理机要求ａｄｃ尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息。因而，ａｄｃ的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ａｄｃ的性能测试变得十分重要。

ａｄｃ静态测试的方法已研究多年，国际上已有标准的测试方法，但静态测试不能反映ａｄｃ的动态特性，因此有必要研究动态测试方法。动态特性包括很多，如信噪比（ｓｎｒ）、信号与噪声＋失真之比（ｓｉｎａｄ）、总谐波失真（ｔｈｄ）、无杂散动态范围（ｓｆｄｒ）、双音互调失真（ｔｔｉｍｄ）等。本文讨论了利用数字方法对ａｄｃ的信噪比进行测试，计算出有效位数，并通过测试证明了提高采样频率能改善ｓｎｒ，相当于提高了ａｄｃ的有效位数。在本系统中使用了ａｄ９２２４，它是１２ｂｉｔ、４０ｍｓｐｓ、单５ｖ供电的流水线型低功耗ａｄｃ。

１ 测试系统原理

传统的动态测试方法是用高精度ｄａｃ来重建ａｄｃ输出信号，然后用模拟方法分析（如图１所示）。但这样的测试方法复杂、精度低、能测试的指标有限。国外从２０世纪７０年代起研究用数字信号处理技术对ａｄｃ进行动态测试，主要方法有正弦波拟合法[１]、ｆｆｔ法[２～３]、直方图法[４]等，而国内这方面的研究则刚刚起步。

本文介绍的测试系统是利用作者开发的数字信号处理机中的ｄｓｐ及其仿真系统来进行数据的采集、存储、处理及显示，从而构成可编程、数字化的ａｄｃ性能测试系统。

在该信号处理机中，首先采用两路ａｄｃ进行ｉ、ｑ正交采样；然后用ｄｓｐ并行系统进行数据的ｆｆｔ运算、求模以及恒虚警处理；最后将结果通过并口传给笔记本电脑进行显示。实时信号处理机原理框图如图２所示。其中，ｄｓｐ芯片是ａｄｓｐ２１０６０，主频为４０ｍｈｚ。它可以通过ｊｔａｇ接口与ｐｃ机相连。ｐｃ机上运行ｄｓｐ的在线仿真软件，能够实时地控制ｄｓｐ的运行，并将处理结果以数据或图形的方式显示或存储起来。

前面讲过，过去对ａｄｃ进行测试是用模拟方法(如图１)，并且需要高性能的ｄ／ａ转换器。现在则利用计算机进行数字信号处理，可以实现数字化的测试。现取处理机中的一路ａｄｃ搭建测试系统，如图３所示。

在本测试系统中，使用信号发生器产生单频正弦信号，ｆ＝１．８６２５ｍｈｚ。采样频率ｆｓ由可编程逻辑器件（ｅｐｌｄ）产生，可产生的采样时钟频率为３．７２５ｍｈｚ和７．４５ｍｈｚ两种，可对正弦信号进行整数倍采样（２倍和４倍）。这里将正弦信号采样数据取为２５６个来进行处理。

２ ａｄｃ动态指标

２．１ 信噪比

对于理想的ａｄｃ来说，在奈奎斯特带宽内的噪声电压有效值可表示为ｑ／根号12。ｑ表示最低位码的权值，即ａｄｃ的量化电压，该值与输入信号的幅度和频率无关。对于一个满度的正弦波输入信号，理论上的信噪比(ｓｎｒ)可表示为：

ｓｎｒ＝６．０２ｎ＋１．７６ｄｂ＋１０ｌｇ（ｆｓ／２ｂ） （１）

式中，ｎ是ａｄｃ的位数，ｆｓ是采样频率，ｂ是模拟输入信号的带宽。上式右边第三项表示增加采样频率（过采样）可提高信噪比。

２．２ 有效位数

实际上ａｄｃ的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数（ｅｎｏｂ）可以从对方程（１）的ｎ求解得到。

ｅｎｏｂ（ｎ）＝6.02n+1.76db+10lg(fs/2b) （２）

摘要：针对某信号处理机中的高速a/d转换器（adc）的应用，利用数字信号处理机的硬件平台，采用纯正弦信号作为输入信号，用数字信号处理器（dsp）控制采样，并将a／d转换后的数据存储，进行fft变换，进而来分析adc的信噪比及有效位数。该测试方法具有全数字、可编程、精确度高等优点，是较为先进的测试方法。

关键词：ad转换器 信噪比 有效位数 fft dsp

目前的实时信号处理机要求ａｄｃ尽量靠近视频、中频甚至射频，以获取尽可能多的目标信息。因而，ａｄｃ的性能好坏直接影响整个系统指标的高低和性能好坏，从而使得ａｄｃ的性能测试变得十分重要。

ａｄｃ静态测试的方法已研究多年，国际上已有标准的测试方法，但静态测试不能反映ａｄｃ的动态特性，因此有必要研究动态测试方法。动态特性包括很多，如信噪比（ｓｎｒ）、信号与噪声＋失真之比（ｓｉｎａｄ）、总谐波失真（ｔｈｄ）、无杂散动态范围（ｓｆｄｒ）、双音互调失真（ｔｔｉｍｄ）等。本文讨论了利用数字方法对ａｄｃ的信噪比进行测试，计算出有效位数，并通过测试证明了提高采样频率能改善ｓｎｒ，相当于提高了ａｄｃ的有效位数。在本系统中使用了ａｄ９２２４，它是１２ｂｉｔ、４０ｍｓｐｓ、单５ｖ供电的流水线型低功耗ａｄｃ。

１ 测试系统原理

传统的动态测试方法是用高精度ｄａｃ来重建ａｄｃ输出信号，然后用模拟方法分析（如图１所示）。但这样的测试方法复杂、精度低、能测试的指标有限。国外从２０世纪７０年代起研究用数字信号处理技术对ａｄｃ进行动态测试，主要方法有正弦波拟合法[１]、ｆｆｔ法[２～３]、直方图法[４]等，而国内这方面的研究则刚刚起步。

本文介绍的测试系统是利用作者开发的数字信号处理机中的ｄｓｐ及其仿真系统来进行数据的采集、存储、处理及显示，从而构成可编程、数字化的ａｄｃ性能测试系统。

在该信号处理机中，首先采用两路ａｄｃ进行ｉ、ｑ正交采样；然后用ｄｓｐ并行系统进行数据的ｆｆｔ运算、求模以及恒虚警处理；最后将结果通过并口传给笔记本电脑进行显示。实时信号处理机原理框图如图２所示。其中，ｄｓｐ芯片是ａｄｓｐ２１０６０，主频为４０ｍｈｚ。它可以通过ｊｔａｇ接口与ｐｃ机相连。ｐｃ机上运行ｄｓｐ的在线仿真软件，能够实时地控制ｄｓｐ的运行，并将处理结果以数据或图形的方式显示或存储起来。

前面讲过，过去对ａｄｃ进行测试是用模拟方法(如图１)，并且需要高性能的ｄ／ａ转换器。现在则利用计算机进行数字信号处理，可以实现数字化的测试。现取处理机中的一路ａｄｃ搭建测试系统，如图３所示。

在本测试系统中，使用信号发生器产生单频正弦信号，ｆ＝１．８６２５ｍｈｚ。采样频率ｆｓ由可编程逻辑器件（ｅｐｌｄ）产生，可产生的采样时钟频率为３．７２５ｍｈｚ和７．４５ｍｈｚ两种，可对正弦信号进行整数倍采样（２倍和４倍）。这里将正弦信号采样数据取为２５６个来进行处理。

２ ａｄｃ动态指标

２．１ 信噪比

对于理想的ａｄｃ来说，在奈奎斯特带宽内的噪声电压有效值可表示为ｑ／根号12。ｑ表示最低位码的权值，即ａｄｃ的量化电压，该值与输入信号的幅度和频率无关。对于一个满度的正弦波输入信号，理论上的信噪比(ｓｎｒ)可表示为：

ｓｎｒ＝６．０２ｎ＋１．７６ｄｂ＋１０ｌｇ（ｆｓ／２ｂ） （１）

式中，ｎ是ａｄｃ的位数，ｆｓ是采样频率，ｂ是模拟输入信号的带宽。上式右边第三项表示增加采样频率（过采样）可提高信噪比。

２．２ 有效位数

实际上ａｄｃ的误差表现为静态及动态非线性误差，并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数（ｅｎｏｂ）可以从对方程（１）的ｎ求解得到。

ｅｎｏｂ（ｎ）＝6.02n+1.76db+10lg(fs/2b) （２）