速度要求

我们之所以需要速度更快的总线，原因有很多：更快的处理器、更快及容量更大的磁盘驱动器以及由这些驱动器所组成的磁盘阵列、更快的显示适配器、更快的以太网与光纤数据通信以及更快的存储器阵列等。

现代ic处理可产生比以往任何时候都要快的逻辑，但更快的逻辑还不足以形成更快的总线。总线架构师必须处理总线电容，由不同走线长度所导致的信号偏移，不可预测的总线负载以及系统总容差等。此外，总线速度增加还会导致电压摆幅减小，所有这一切都与总线收发器电源（称为i/o电源或vio）密切相关。要想从现代总线上获得最佳性能，就必须仔细设计这种电源。

pci总线的最大长处是允许向后兼容。pci特别兴趣组 (sig) 提出以下建议，即：允许新板与旧板共用同一插槽。传统pci板与pci-x 1.0（亦称为模式-1）板要求使用3.3v vio，而pci-x 2.0 266mhz 及 533mhz（亦称为模式-2）板则要求使用1.5v vio。如果将3.3v运用于模式-2板，则该板肯定会损坏。而如果将1.5v运用于传统pci或模式-1板，则该板将没有足够的驱动以在总线上产生逻辑“1”信号。

最初的pci标准允许5v及3.3v卡通过在卡边缘连接器上使用特殊切断与按键来共处。但切断与按键解决方案不能提供向后兼容性。相反，pci-x 2.0则采用从现代高性能微处理器上假借来的技术，即：逻辑可选电压。

pci系统通过用系统板上的a/d转换器测量适配卡连接器pcixcap的pci-x终端上的电压来决定适配卡的速度，传统pci卡将pcixcap接地，因此这样可以通知插槽控制器将总线速度限制在33mhz上。pci-x 66mhz卡在pcixcap上有一个10k 的下拉电阻，使pci-x在66mhz速度上工作。pci-x 133mhz卡使pcixcap处于浮动状态，故可在133mhz速度上工作。

该技术的另一优势是可通过一条共用pcixcap线上的电压来对整个总线进行编程。如果插入到总线上的任何卡使pcixcap接地，则整个总线速度将降至33mhz。如果pcixcap浮动为高，则所有插入的卡均必须为pci-x 133mhz卡，从而能在133mhz速度上工作。如果其中一或两个卡使用10k 电阻下拉pcixcap，则pcixcap上的电压将低于其浮动时的电压，但仍会高于接地时的电压，此时总线会在pci-x 66mhz上工作。

pci-x 2.0通过定义两个新的下拉电阻而扩展了这种技术：3.16k 电阻用于支持pci-x 266mhz，1.02k 电阻用于支持pci-x 533mhz，总共可支持5种不同工作速度。根据来自pcixcap a/d转换器的信息，系统可确定总线速度和vio。

实现266mhz 64位插槽还有其他一些挑战。桥技术具有足够快的速度，因此一个桥最多可支持6个32位66mhz pci插槽。对于64位133mhz pci-x 1.0总线而言，一个桥只能处理两个插槽。在266mhz和更高速度情况下，桥和插槽之间的高数据速率要求在桥和插槽之间有一个单独和直接的连接。

pci vio 规范

在i/o电源电压为3.3v或5v且数据速率较低的情况下，即使电源电压有一些变化，低输出电压和高输出电压也足以满足ttl电平指标。但当将vio设置为1.5v，并将数据速率增加到266mhz或更高速率时，信号摆幅将会减少且设置时间变得更为关键。

用于vio的不同电源电压的pci规范如表1。

对于pci-x模式1工作，插槽与桥之间的3.3v vio匹配要求为 100mv，这意味着桥芯片vio上的电压必须处于该插槽的vio的100mv范围以内。这将允许检流电阻、单独的电源开关fet与走线上压降有足够大的容差。但对于1.5v工作，插槽与桥之间只允许有 15mv的偏差，因此保持插槽vio和桥vio之间紧密匹配的唯一可行策略是，插槽与桥采用相同的馈电并使用一根短而粗的导线来连接这两个点。

这样做会带来许多新的要求。桥芯片必须允许接通或切断vio，且允许vio在3.3v与1.5v之间切换。当提供插槽负载（可达1.5a）及桥芯片负载（根据桥芯片，最大可超过1.5a）时，电源选择开关上的压降必须小于 75mv。

vio实现

一些系统拥有可为模式-2桥和pci-x插槽提供vio的1.5v的电源面。在这些系统中，如果遵循以下几个特别注意事项，则可采用“开关连接”：

（1）通过一根宽而短的走线将vio连线到桥；

（2）为1.5v电源面规定一个稍高些的电压；

（3）采用极低导通电阻电源fet和检流器件；

（4）在“分块串行连接”中使用两个开关fet将1.5v电源面连接到桥和插槽，使得当关断fet时，无论插槽电压为0v还是3.3v，都没有电流可通过f