嵌入式无源元件技术的开发源于oem制造商对减少元件数量、压缩电路板尺寸、增加电路板功能、降低产品总体成本的需求。在电子设备中，无源元件在元件总量中占了相当的比例，其中又以电阻和电容为主。过去，一部典型的gsm手机中含有500多个无源元件，占了电路板面积的一半，并有25%的焊点与此有关。本文描述的ep技术其着重点在于对非关键电阻、电容器和电感进行识别并尽可能多地将它们嵌入hdi-pcb中。

ep技术

开发ep技术有三个主要目的。第一个目的是开发一种技术，使得无线和便携式产品中现用的无源元件至少可被嵌入30～50%。motorola研发的ep技术一开始致力于改进嵌入聚合物厚膜（ptf）电阻的方法，以及了解采用hdi电介质（pcc或光通路）以形成简单的平板电容器和2.5匝多层电感的限制条件。其后，他们又致力于开发用于嵌入大数值分立电容器的新型高介电常数材料。

第二个目的是使该技术与传统的hdi-pcb制造工艺和设备相兼容 ，以最大限度地减少投资并加速供应基地的形成。ptf电阻、hdi介电平板电容器和电感的生产均依赖于大多数hdi-pcb制造厂的现有设备。填充了高介电常数陶瓷的光致介电（cfp）"夹层（mezzanine）"电容器要求采用幕涂（curtain coating）或垂直辊涂(vertical roller coating)及溶剂显影（solvent developing）工艺。

第三个目的是使新型的ep技术比现有的其他选择方案更便宜。采用薄金属膜来制造嵌入式电阻已变得较为普遍，但这些材料制成的薄膜电阻范围有限，且货源和制造基地稀缺。同样，现有的电容技术其适用性有限，不允许采用分立电容器，且不易加工。

ep技术与任何的1-x-1或2-x-2 hdi加高工艺（build-up）相兼容。ptf电阻的丝网印刷技术在业界的应用已有几十年的历史，可为大多数pcb制造厂所采用，而且在材料和加工方面都显示出低成本的特点。hdi介电嵌入电容器和电感的适用性受到限制，但它们是hdi加高工艺所固有的，且嵌入时无需额外成本。

下面简述每个可嵌入元件的可靠性和性能。

ptf电阻

商品化的ptf印剂（inks）的改进加上内部开发的工艺改良措施实现了适用范围广、可靠性高的ptf嵌入式电阻技术的推广应用。asagu tu-00-8碳酚醛树脂印剂用于制造嵌入式ptf电阻。这种印剂的薄膜电阻率可在每方35 m 之间，并可通过混合以获得位于其间的任何数值。ptf电阻技术允许在同一层上印刷多种印剂，由此获得小至18 、大至10m 的电阻。

传统的做法是把嵌入式电阻直接印刷在蚀刻铜条或丝网银条上。两种电阻生产工艺均不能满足业界对高可靠性和不断增长的空间节约方面的要求。

motorola公司的ep技术在铜条和丝网印刷ptf电阻之间插入了一种专有材料。采用一种直接沉积在铜条上的界面稳定性助触媒来替代传统的银膏，能够显著地减轻环境应力条件下的电阻漂移，同时保留了光刻制模铜版的精确边缘轮廓和密度上的优势。

当采用稳定性助触媒时，暴露于85%rh/85℃条件下500小时之后的电阻的总体变化不超过初始值的 10%。而且当置于烘烤条件（125℃，3小时）下时，这一阻值的增加是完全可逆的。因此，不能表示实际工作条件下的器件性能。在单独的测试中，光对电阻进行5x-高温回流焊（峰值温度220℃），随后施以500次的液体-液体热冲击，电阻的变化在 4%以内。

电容器

电容器技术的开发分两个阶段。在技术应用的第一阶段，hdi电介质被用来做成平板电容器。当电介质厚度为50微米时，典型hdi电介质的电容密度为0.8pf/mm2。这就把合理的可嵌入式电容器的范围限制在12 pf以下。

在该技术应用的第二阶段，通过与vantico ag公司的合作，共同开发出了一种高介电常数的cfp材料，使得可把分立电容器嵌入在核心层与外hdi层之间（"夹层"电容器由此得名）。
电感

电感技术专注于制作可嵌入范围高达22nh的2匝和2.5匝的多层螺旋电感。开发工作致力于建立用于预测各种rf条件下嵌入式电感特性的数学模型，并确定变化的主要原因。嵌入式螺旋电感的容限在15%～20%之间，且受记录、印刷-蚀刻以及各pcb制造厂对hdi电介质厚度控制能力的影响。

设计根据

用于在任何给定的设计中选出可嵌入的无源元件的方法。选择过程总是始于对材料清单和电原理图的分析。作为确定可嵌入无源元件的初步筛选，首先应分析每个元件的数值和容限，随后对那些在嵌入时对电路功能至关重要的元件进行评估。重要的元件可能是指要求高q值、高功耗或对噪声敏感的无源元件，以及那些用于对电路功能进行微调的元件。

此外，电气工程师必须决定如何对ep元件进行布局，以使各功能不至相互干扰并由此降低整个电路的功能（交互/寄生电容或电感）。最后必须进行计算以确定在各个层上是否有足够