Dallas推出“单芯片时钟卡”,用于SONET/SDH同步..
发布时间:2008/5/28 0:00:00 访问次数:535
“ds3100的推出对于我们的电信设备客户来说,是一个令人振奋的消息,”dallas电信产品事业部总监michael smith表示,“该器件同时简化了带sonet/sdh端口的设备的中央时钟功能的设计,节省了空间,并降低了成本。ds3100提供了高度的集成性,可以在最短的时间内完成时钟卡的设计。”ds3100提供了出色的集成性和灵活性,可以使电路板设计人员无须设计或调整分立的pll,或考虑pcb上的敏感模拟节点。进而带来的好处是无需考虑传输函数,回环公式,或复杂的dsp算法。“所有这些都固化在ds3100里面了,”smith补充说。
ds3100持续监控多达14路输入时钟的状态和频率精度。内置参考时钟选择逻辑可以为两路dpll的任意一路自动选择最高优先级的有效输入时钟。t4 dpll通常用于将输入的sonet/sdh时钟转化为ds1/e1时钟,并将其通过片上两路(或其中之一) ds1/e1发送器发送给外部bits/ssu。功能完备的to pll为系统的其他部分提供时钟,并且其参考时钟可以配置为由输入的sonet时钟提供或由外部bits/ssu通过两路片上ds1/e1接收器中的一路提供。to pll为系统提供滤波,保持,和相位构建功能,并且可以通过配置适用于多种应用。每个dpll由具有时钟倍频,抖动抑制的apll分频后,可以为11路时钟输出提供宽范围的时钟频率。
ds3100总共具有14路时钟输入:10路cmos/ttl输入,2路lvds/lvpecl输入,和2路模拟复合时钟接收器(也可配置为cmos/ttl输入)。时钟输入可以接受2khz,4khz,和n x 8khz (直至高达125mhz (cmos/ttl))或155.52mhz (lvds/lvpecl)的时钟频率。该器件持续监控所有输入的状态和频率精度,并且根据配置标准使能或禁用各路输入。
两路集成的ds1/e1接收器同时也支持itu-t g.703规范的2048khz和6312khz同步接口。接收器提取输入的smm信息,可选择自动禁用los,oof,ais上的恢复时钟。smith解释道:“ds1/e1接收器/发送器是ds3100区别于竞争产品的关键所在。它们的存在使得ds3100成为真正的单芯片时钟卡解决方案。”
t0 dpll带多周期相位检测器,即使存在较大抖动和参考时钟偏移,仍可以直接锁定许多常用的电信频率。通过锁定参考时钟(可分频到8khz),该器件也可以锁定到8khz的任意一个倍频直至155.52mhz。器件的带宽可以设置在0.5毫赫兹至70赫兹的范围内,并可调整阻尼因子。该器件还具有“无中断”参考时钟切换和可选的输入瞬态相位构建。该器件可选择多种保持-平均模式,而保持-频率精度大大超过3e级规范的要求。t4 dpll为简化的t0 dpll版本,专用于频率转换。
t0和t4 dpll均具有输出apll,可以在实现时钟频率的倍频,并同时抑制抖动。dpll/apll配合使用,同时具有两个结构的优点:dpll的可配置性和稳定性(过压,温度,和工艺多样性),以及apll的低抖动。
ds3100提供了11路时钟输出:5路可编程cmos/ttl输出,2路可编程lvds输出,1路1.544/2.048mhz输出,1路64khz复合时钟发送器,和两路帧同步脉冲(8khz和2khz)。每路输出均可由t0或t4提供。可以输出超过60种频率的时钟,包括2khz,8khz,n×ds1,n×ds2,n×e1,e3,6.48mhz,高达311.08mhz的oc-n速率,和同步以太网应用中的62.5mhz和125mhz。
两路集成的ds1/e1发送器支持itu-t g.703规范的2048khz同步接口。发送器可以将输出的ssm信息插入ds1 esf或e1信号中。ds3100可以通过外部微控制器配置,选择使用任意8位并行总线或spi串行总线选项。
封装,价格和供货
作为补充,dallas semiconductor同时还提供ds3101,ds3101具备除了ds1/e1收发器以外的ds3100的所有功能。ds3100/ds3101采用紧凑的17mm×17mm csbga封装,工作在-40℃至+85℃温度范围。
ds3100的起价为75美元,而ds3101的起价为60.80美元(1,000片起,美国离岸价)。该器件还提供评估板,参考设计信息,软件驱动和bdsl文件。
“ds3100的推出对于我们的电信设备客户来说,是一个令人振奋的消息,”dallas电信产品事业部总监michael smith表示,“该器件同时简化了带sonet/sdh端口的设备的中央时钟功能的设计,节省了空间,并降低了成本。ds3100提供了高度的集成性,可以在最短的时间内完成时钟卡的设计。”ds3100提供了出色的集成性和灵活性,可以使电路板设计人员无须设计或调整分立的pll,或考虑pcb上的敏感模拟节点。进而带来的好处是无需考虑传输函数,回环公式,或复杂的dsp算法。“所有这些都固化在ds3100里面了,”smith补充说。
ds3100持续监控多达14路输入时钟的状态和频率精度。内置参考时钟选择逻辑可以为两路dpll的任意一路自动选择最高优先级的有效输入时钟。t4 dpll通常用于将输入的sonet/sdh时钟转化为ds1/e1时钟,并将其通过片上两路(或其中之一) ds1/e1发送器发送给外部bits/ssu。功能完备的to pll为系统的其他部分提供时钟,并且其参考时钟可以配置为由输入的sonet时钟提供或由外部bits/ssu通过两路片上ds1/e1接收器中的一路提供。to pll为系统提供滤波,保持,和相位构建功能,并且可以通过配置适用于多种应用。每个dpll由具有时钟倍频,抖动抑制的apll分频后,可以为11路时钟输出提供宽范围的时钟频率。
ds3100总共具有14路时钟输入:10路cmos/ttl输入,2路lvds/lvpecl输入,和2路模拟复合时钟接收器(也可配置为cmos/ttl输入)。时钟输入可以接受2khz,4khz,和n x 8khz (直至高达125mhz (cmos/ttl))或155.52mhz (lvds/lvpecl)的时钟频率。该器件持续监控所有输入的状态和频率精度,并且根据配置标准使能或禁用各路输入。
两路集成的ds1/e1接收器同时也支持itu-t g.703规范的2048khz和6312khz同步接口。接收器提取输入的smm信息,可选择自动禁用los,oof,ais上的恢复时钟。smith解释道:“ds1/e1接收器/发送器是ds3100区别于竞争产品的关键所在。它们的存在使得ds3100成为真正的单芯片时钟卡解决方案。”
t0 dpll带多周期相位检测器,即使存在较大抖动和参考时钟偏移,仍可以直接锁定许多常用的电信频率。通过锁定参考时钟(可分频到8khz),该器件也可以锁定到8khz的任意一个倍频直至155.52mhz。器件的带宽可以设置在0.5毫赫兹至70赫兹的范围内,并可调整阻尼因子。该器件还具有“无中断”参考时钟切换和可选的输入瞬态相位构建。该器件可选择多种保持-平均模式,而保持-频率精度大大超过3e级规范的要求。t4 dpll为简化的t0 dpll版本,专用于频率转换。
t0和t4 dpll均具有输出apll,可以在实现时钟频率的倍频,并同时抑制抖动。dpll/apll配合使用,同时具有两个结构的优点:dpll的可配置性和稳定性(过压,温度,和工艺多样性),以及apll的低抖动。
ds3100提供了11路时钟输出:5路可编程cmos/ttl输出,2路可编程lvds输出,1路1.544/2.048mhz输出,1路64khz复合时钟发送器,和两路帧同步脉冲(8khz和2khz)。每路输出均可由t0或t4提供。可以输出超过60种频率的时钟,包括2khz,8khz,n×ds1,n×ds2,n×e1,e3,6.48mhz,高达311.08mhz的oc-n速率,和同步以太网应用中的62.5mhz和125mhz。
两路集成的ds1/e1发送器支持itu-t g.703规范的2048khz同步接口。发送器可以将输出的ssm信息插入ds1 esf或e1信号中。ds3100可以通过外部微控制器配置,选择使用任意8位并行总线或spi串行总线选项。
封装,价格和供货
作为补充,dallas semiconductor同时还提供ds3101,ds3101具备除了ds1/e1收发器以外的ds3100的所有功能。ds3100/ds3101采用紧凑的17mm×17mm csbga封装,工作在-40℃至+85℃温度范围。
ds3100的起价为75美元,而ds3101的起价为60.80美元(1,000片起,美国离岸价)。该器件还提供评估板,参考设计信息,软件驱动和bdsl文件。