来源：电子设计应用 作者：张若禹 孙静

    摘要：介绍了一种基于计算机isa总线、三路同步的dds信号源的设计。对信号源与isa总线的接口关系以及多路dds的同步问题进行了讨论。测试结果表明，该信号源的各路dds具有较好的同步关系和相位噪声指标。

    关键词：频率合成dds isa总线同步信号源

    直接数字频率合成(direct digital frequency synthesis)技术是近年来随着数字集成电路和微电子技术的发展而迅速发展起来的一种新的频率合成技术。直接数字式频率合成器以其极高的频率分辨率、极短的频率转换时间、相位精确可调、设备结构简单、易集成、体积小及成本低等优点，在高分辨雷达系统、宽带扩频通信系统以及现代测控系统中得到广泛的应用。为了便于信息的采集、处理和操作控制，常常要求信号源基于pc机平台设计。pc机内部有两种常用的总线，即pci总线和isa总线。isa总线接口关系简单．操作控制方便，既避免了pci总线繁琐的时序关系和各种苛刻的规范，又具有适中的传输速率，能够满足系统要求，是比较理想的dds与计算机的接口总线。随着电子系统复杂性的不断增加，单路dds已经不能够满足系统需求，多路dds系统的设计开始成为研究的热点。

    1 系统工作原理

    图1是某自动测试系统的工作原理框图。图中的高稳定度频率基准为整个系统提供频率为50mhz的参考时钟。系统的控制命令由计算机发出，经过isa总线传输，送到fpga进行缓存、译码，同步控制三路dds产生需要的信号。其中，dds1的输出信号为初始相位可变，脉冲宽度、脉冲周期、脉冲个数等由计算机编程设定的射频脉冲序列。脉冲的载波频率在ft=2lmhz附近可调。该射频脉冲经过功率放大、低通滤波后，在高频开关的控制下发射出去。接收到的反射回波由高频开关选通，与dds2产生的20mhz第一本振flo1混频，得到频率为1mhz的中频脉冲调制正弦信号。该中频信号再分成两路，分别与dds3输出的频率为1mhz二本振flo2的1支路和q支路两路脉冲调制正交信号进行相位检波，得到的信号经低通滤波、模数转换，送到计算机进行数据处理。为保证收发信号有效可靠地隔离，在发射波门和接收波门之间插入等待时间。各路信号之间的关系如图2所示。为简便起见，图中只画出了dds3输出的i、q两路信号中的一路，这不影响对信号控制时序的理解。

    为了便于信号处理，该系统对各路dds输出信号的时间关系提出了严格的要求：(1)相位检波器的两路正交参考信号相位应严格控制在90°相差上，以保证正交检波器的性能。(2)其初始相位可以通过计算机控制调整。(3)dds2的输出信号和dds3的i支路输出信号必须同步，以保证在dds3同相支路上的信号相位与中频信号的相位保持同步；同时q路信号必须保持相位的正交。(4)每个射频脉冲周期，各路dds输出信号的初始相位严格同步，保证回波信号的相参积累。

    2 多路同步设计

    图3是该自动测试系统的数据采集、多路dds同步单元的实现框图。经过相位检波、低通滤波的i、0两路信号输入到该单元电路中，经op-07放大、ad976采集后，再经fpga由isa总线送入到计算机中。op-07具有低偏移、高开环增益的特点，适合于高增益的测试系统应用。ad976是采样速率为200ksps的高速16位低功耗模数转换器。fpga芯片采用ahera公司的acex系列芯片eplk50，实现isa总线与三路dds及数据采集的接口。其灵活的可重新配置特性为实现接口电路提供了极大的方便，片上集成有4okbit的ram，便于缓存计算机的控制信息。dds芯片选择美国模拟器件公司的ad9854。它的相位累加器为48位，利用片上pll可实现4~20倍的可编程倍频，内部最高时钟可达300blhz，尤为突出的优势在于具有100mhz的高速并行配置接口，内置最大相位误差小于1°的i、q两路的dac输出，便于产生lmhz的正交信号。对于该自动测试系统，各路dds之间的同步关系是电路设计的核心问题。ad9854芯片本身没有同步信号，要实现各路的精确同步，必须对电路进行优化设计。为分析方便，分别从参考时钟、刷新时钟和内部锁相倍频三部分进行讨论。

    2．1 参考时钟