1 引言

随着无线通信技术的小断发展，系统要求更高的集成度，更强的功能以及更低的功耗。同时，cmos技术已经发展到深亚微米水平，使得cmos器件的高频特性得到进一步改善，已经能与锗硅和砷化钾器件相媲美。另外，cmos器件在功耗上占有优势，因此深亚微米的cmos技术在无线通信体系中很有应用潜力。在射频接收机中，低噪声放大器(lna)占有重要位置，他在放大输入的微弱信号的同时抑制伴随的噪声。因此，低噪声系数与高增益是lna的两个重要指标，当然这两个指标还要与功耗、线性度、输入输出匹配及小工作电流时的无条件稳定性相互折衷。

常见的cmos低噪声放大器有差分输入(superhete-rodyne)、共栅(common-gate)、共源共栅(cascode)三种结构。差分lna具有低噪声系数(nf)和有效抑制共模干扰的特点，但对于相同的噪声系数，差分放大器的功耗是单端放大器的两倍，而且所占芯片面积较大；共栅放大器输入阻抗匹配容易实现，具有较好的反相隔离度和稳定性，但噪声系数较大；共源共栅放大器能够提供一个较高的增益和反相隔离度，但其增益和噪声系数受到共源级的漏级衬底寄生效应的严重影响。

本文针对无线通信中蓝牙技术的重要频段，采用深亚微米技术tsmc 0.18μm cmos工艺，设计了一种2.4 g的低噪声放大器，并给出了ads软件的仿真结果和讨论。

2 电路设计

对于cmos lna来说，通常要求s21在10～20 db间。如果增益太小，lna不能将微弱的输入信号(-140～-40 db，或0.03μv～3 mv)放大到预定的值；如果增益太大，lna又会影响下一级混频器的线性度。一般情况下，s11／s22应小于-10 db，s12应足够小(《-20 db)。此外，在输入输出端应进行阻抗匹配以提高功率增益。

本文采用的lna电路结构如图1所示。lna的偏置电路由rref，m3及rbias组成。晶体管m3与m1形成一个电流镜，并且他的宽度是m1宽度的几分之一，以使偏置电路的附加功耗减到最少。通过m3的电流由电源电压和rref以及m3的vgs决定。电阻rbias的值(20 kω)足够大以使他的等效噪声电流小到足以被忽略。

对于输入端，cd是一个隔直流的电容，ls为源级负反馈电感。c1，lg和c2组成一个π型网络。由于高的品质因数会导致芯片面积增加，而太低的品质因数会使电感损耗增加并使噪声系数nf变坏，采用π型网络匹配可以较好地解决以上矛盾。在π型网络中，首先选择一个具有高品质因数、便于集成的电感lg，其次计算c1，c2使其满足输入匹配要求。

忽略反馈支路lf，cf与rf以及偏置电路的影响，lna的输入阻抗为：

当输入阻抗与电压源阻抗rs匹配时，应有：

对于输出端，c0是一个隔直流的电容；lt，ct与rt形成输出匹配网络，与下一级电路匹配。

对于lna而言，噪声主要来源于闪烁噪声、热噪声和散粒噪声。其中，闪烁噪声又称为1／f噪声，主要来源于场效应管的氧化膜与硅接触面的工艺缺陷或其他原因，通常在射频下忽略不计。热噪声是由于电子热运动引起的，在射频情况下其量值将随频率的升高而明显增大。散粒噪声的大小正比于工作电流。因此，低噪声放大器主要考虑热噪声与散粒噪声的影响。

在有功耗约束情况下达到最小噪声系数时的信号源品质因数qs为：

当qsp确定后，最优化器件宽度为：

对于宽度为wopt，p的器件，可得功耗约束范围内的噪声系数：