高速电路板设计过程中，需要对器件的i/o进行建模，传统的基于spice的建模方法存在可移植性、速度、复杂性和开放性等问题。本文中介绍了ibis建模方法，它以表格形式提供了表征和描述i/o行为的方法。在实际例子中，作者说明了基于ibis4.1建模的具体步骤及其在缩短高速器件建模时间上的优越性。

    图1：传统的ibis与具有

    多语言模型的ibis 4.1。

    早期的器件采用的是ttl逻辑，那时上升和下降时间还很缓慢，因此不存在信号完整性问题。这种情况持续了不少年，直到20世纪90年代初，随着信号边沿速率达到了一个临界点，互连以及驱动器和接收器特性开始对pcb的正常工作造成严重影响。

    那时，ic供应商提供足够详细的驱动器和接收器特征参数的方法就是从他们的ic设计中提取i/o电路，并将i/o电路网表以spice模型表示，然后对spice网表和潜在晶体管模型加密以保护他们的知识产权(ip)。不幸的是，这种解决方案存在下列问题:

    1. 缺乏可移植性：每个spice厂商都用自己的加密技术；

    2. 速度慢：因为晶体管级设计所含的细节比si分析所需的信息多得多；

    3. 复杂：要求pcb设计师理解晦涩的spice语法；

    4. 不对外开放：还没有设立统一的spice标准。

    幸运的是，硅片与pcb供应商联盟认识到了这个问题，并设立了ibis开放论坛委员会专门解决这些问题。最终形成的ibis标准以表格形式提供了表征和描述i/o行为的方法。这种格式解决了加密spice所引起的问题，因为ibis标准是非私有的，不仅快速简单，而且具有可移植性。

    图2：显示了最新ibis 4.1语

    法的ibis模型。备注：在本例中，

    三个不同的极端案例使用了

    三个不同的结构体。

    ibis4.1的提出

    随着技术的不断发展，ibis标准能够很好地适应新技术的发展。然而，随着吉比特源同步(mgt)等复杂技术的出现，增加已有技术的复杂性很明显已经不能解决问题，这需要一种新的机制。

    对ic供应商来说，最容易的短期解决方案是回到ibis之前的状态，即建立并加密i/o网表，利用私有spice进行仿真。幸运的是，ibis委员会及时认识到了这一发展趋势，并开始增强ibis功能以解决这一问题。最终于2003年批准了bird-75，并于2004年正式推荐为ibis 4.1标准。这一改进为解决复杂mgt等带来的问题提供了渐进解决方法。

    ibis 4.1以较高的层次提供了在传统ibis环境中使用berkeley spice 3f5、accellera标准verilog-ams和ieee标准vhdl-ams的途径。此时，由ibis文件提供互连性、门限值、差分引脚对和极限案例组织等高层信息，同时由spice或ams提供切换和量化特性等低层信息。

    对于高速mgt器件来说，利用ibis 4.1重新获得传统ibis好处的第一步是简单的打包传统的加密spice模型，这是使spice模型更容易使用的一种非常有效的方法，但不能满足速度和私有加密要求，并且无法改变大多数spice模型不能兼容ibis 4.1允许的berkeley spice标准这一事实。 第二步是用spice宏模型代替加密过的spice晶体管模型。spice提供了一些受控源和受控开关等可以用于组装基础行为模型的器件，宏建模时要将这些器件一块连接起来才能创建驱动器模型。

    图3：延时三阻抗区电流源的spice宏模型。

    spice宏建模有点类似于通过组合一系列unix或dos命令快速实现某类自动操作的unix脚本或dos中的批处理文件。但就象任何脚本那样，对于较大的任务宏建模将变得非常复杂，而且当遇到无法实现的命令时建模将无法进行。

    当采用宏建模技术的工程师发现有必要使用非ibis 4.1标准功能创建合适的模型时就会出现上述情况，因此，采用ibis 4.1的宏模型可以解决速度和可用性问题，但不能解决spice固有的非标准问题。

    最后一步是用ams模型替换加密