在基于fpga的soc设计中,常使用串口作为通信接口,但直接用fpga进行串口通信数据的处理是比较繁杂的,特别是直接使用fpga进行串口通信的协议的解释和数据打包等处理,将会消耗大量的fpga硬件资源。

　　为简化设计,降低硬件资源开销,可以在fpga中利用ip核实现的嵌入式微处理器来对串口数据进行处理。

　　本文中的设计采用了xilinx的fpga,可选用的嵌入式微处理器ip核种类繁多,但基于对硬件资源开销最少的考虑,最终选用了picoblaze。

　　嵌入式微处理器picoblaze适用于spartan-ii/e、coolrunner-ii和virtex系列fpga,运行速度可达到40mips以上,提供49个不同的指令,16个寄存器,256个地址端口,1个可屏蔽的中断。其性能超过了传统的8bit微处理器。嵌入式微处理器picoblaze的功能、原理见参考文献[1]。

　　picoblaze使用灵活,但其缺点是可寻址的存储空间非常有限,因此为满足实际需要本文同时也提出了使用片外sdram器件对其存储能力进行扩展的设计方法。

　　2　串口收发接口设计

　　嵌入式微处理器picoblaze本身并不具备串行接口,因此必须在fpga中设计串口接收和发送模块并通过总线结构与picoblaze连接。

　　串口接收和发送模块的设计可采用成熟的ip核。实际设计中采用了xlinx的串口收发ip核,其特点是串口波特率,符号规则都可以灵活地定制,同时具有16字节的接收fifo和16字节的发送fifo。

　　使用picoblaze和串口收发ip核构成的串口收发系统结构见图1。

　　在设计中,发送模块、接收模块和标志寄存器分别有不同的地址,picoblaze通过地址端口对串口收发模块进行访问。设计中的标志寄存器,可用于指示发送模块和接收模块中fifo的状态,picoblaze通过查询标志寄存器来完成对串口数据的收发控制。

　　2.2串口收发接口软件设计

　　串口发送、接收子程序

　　picoblaze通过对标志寄存器的查询,根据fifo的状态进行操作。串口发送和接收子程序流程见图2。

　　picoblaze的编程,类似于汇编语言。

　　串口发送子程序代码如下:

　　(1)串口接收子程序

　　receive:
input s0,uartrxflag　;查询接收fifo是否非空
and s0,01
and s0,s0
jump z,receive　;若fifo为空时继续查询
input rxdata,uartrx　;若fifo非空时读取数据
return

　　(2)串口接收子程序

　　translate:
input s0,uarttxflag　;查询发送fifo是否为空
and s0,01
and s0,s0
jump nz,translate　;若发送fifo非空时继续查询
outputtxdata,uarttx　;若发送fifo为空时写入数据
return

　　协议处理子程序

　　本文应用中的串口通信,采用应答机制,数据具有一定的帧结构,picoblaze需要对命令帧进行拆包处理,并根据帧的内容进行相应的操作,然后发送响应帧。

表1　通信数据的命令帧结构

表2　通信数据的响应帧结构

　　根据帧格式,picoblaze对串口数据的处理流程见图3。

　　以上的picoblaze程序流程所处理的数据帧结构是较为简单的,当需要处理复杂的通信协议时可以考虑采用多个picoblaze并行处理。

　　3　存储器接口设计

　　picoblaze的优点是资源占用少,使用灵活,但可寻址的地址空间最多为256字节,无法满足对大量通信数据进行存储的需要。因此本文中采用了sdram器件来对picoblaze的存储能力进行扩展。

　　sdram器件的管脚分为控制信号、地址和数据三类。通常一个sdram中包含几个bank,每个bank的存储单元是按行和列寻址的。sdram的具体特性见参考文献[3]。

sdram在使用时需要专用的控制器来产生满足sdram所需的信号。fpga中sdram控制器也有多种ip核可以选用。出于对设计通用性的考虑,本文中采用了一款altera提供的sdram