应用处理器子系统使SoC设计更容易
发布时间:2008/5/27 0:00:00 访问次数:353
基本资源包括存储控制器、总线仲裁器、中断控制器、实时时钟、定时器和看门狗定时器、i2c 接口、串行uart和一些通用i/o(gpio)引脚,这些功能占用了多层arm高性能总线(ahb)。cpu、dsp、a/v核心及相关片上存储器直接连接至多层ahb,总线将多层ahb桥接至另外的ahb主控器和arm外围总线(apb),其它外围从设备可连接至apb。
3d图形引擎具备可与sony playstation和playstation2相媲美的性能水平,它包括独立的几何引擎和光引擎,以及渲染引擎(rendering engine)。3d图形处理器包括的几何引擎和渲染引擎只需要30万门,在75mhz运行时,具有每秒1.5m多边形的峰值性能,采用0.13um工艺,功耗仅为0.25mw/mhz。
图1:zevio应用处理器架构框图。 |
3d音响引擎也很节省功耗,在同样的时钟速率下功耗不超过5mw。它包括带midi和sound font支持的64语音合成引擎,以及16种3d语音配置。
2d/3d 音响处理器用于有效满足消费产品的音响合成需求。它支持达48路2d语音和16路3d语音,总共64路语音。音响处理器被设计成工作于24mhz,输出为 44.1khz 16位pcm取样。该处理器仅8万门,采用0.13um工艺技术,功耗低至0.05mw/mhz。
zevio 架构包括以下外设:4个16位定时器、1个32通道中断控制器、1个8通道dma控制器、一个看门狗定时器和1个不需要独立电源的实时时钟。存储控制器以系统总线频率的两倍运行,支持低成本16位宽sdram接口。先进的电源管理单元(pmu)精确控制时钟,并将逻辑触发减到最少,以降低整个系统的平均功耗。pmu控制片上功率岛(power island),以减少功耗敏感应用的泄漏。
zevio可编程参考板使系统设计人员可以在芯片开发中,在周期精确级环境评估soc,以进行早期软件开发,这样软件就可马上用于soc,大大缩短了产品面市的时间。
lsi logic不但提供硅ip,还与三个战略伙伴合作:koto laboratory提供游戏专业技术,access公司提供便携式浏览器技术和实时操作系统,而hi公司提供图形应用编程接口及支持。
基本资源包括存储控制器、总线仲裁器、中断控制器、实时时钟、定时器和看门狗定时器、i2c 接口、串行uart和一些通用i/o(gpio)引脚,这些功能占用了多层arm高性能总线(ahb)。cpu、dsp、a/v核心及相关片上存储器直接连接至多层ahb,总线将多层ahb桥接至另外的ahb主控器和arm外围总线(apb),其它外围从设备可连接至apb。
3d图形引擎具备可与sony playstation和playstation2相媲美的性能水平,它包括独立的几何引擎和光引擎,以及渲染引擎(rendering engine)。3d图形处理器包括的几何引擎和渲染引擎只需要30万门,在75mhz运行时,具有每秒1.5m多边形的峰值性能,采用0.13um工艺,功耗仅为0.25mw/mhz。
图1:zevio应用处理器架构框图。 |
3d音响引擎也很节省功耗,在同样的时钟速率下功耗不超过5mw。它包括带midi和sound font支持的64语音合成引擎,以及16种3d语音配置。
2d/3d 音响处理器用于有效满足消费产品的音响合成需求。它支持达48路2d语音和16路3d语音,总共64路语音。音响处理器被设计成工作于24mhz,输出为 44.1khz 16位pcm取样。该处理器仅8万门,采用0.13um工艺技术,功耗低至0.05mw/mhz。
zevio 架构包括以下外设:4个16位定时器、1个32通道中断控制器、1个8通道dma控制器、一个看门狗定时器和1个不需要独立电源的实时时钟。存储控制器以系统总线频率的两倍运行,支持低成本16位宽sdram接口。先进的电源管理单元(pmu)精确控制时钟,并将逻辑触发减到最少,以降低整个系统的平均功耗。pmu控制片上功率岛(power island),以减少功耗敏感应用的泄漏。
zevio可编程参考板使系统设计人员可以在芯片开发中,在周期精确级环境评估soc,以进行早期软件开发,这样软件就可马上用于soc,大大缩短了产品面市的时间。
lsi logic不但提供硅ip,还与三个战略伙伴合作:koto laboratory提供游戏专业技术,access公司提供便携式浏览器技术和实时操作系统,而hi公司提供图形应用编程接口及支持。