引 言

    使用ieeel394接口总线实现高速信号传输，虽然能够满足较高的数据传输率(196.608 mb/s)，但是这种方案存在一定的缺陷，如设计复杂、成本高、通用化水平低、不能直接与pc机进行数据通信等。当采用rs-232(最高达到20 kb/s)或rs-485(o.11～14.4 kb/s)串行总线时，虽然连接方便，成本低廉，可是带宽有限，传输速度过慢，不能组成高效的实时信号处理网络。本文给出了一种使用usb总线构成的电网谐波分析系统的设计方案。设计中，采用电流互感器提取交流网络中的电流信号，ad7492把采样信号变换成离散的数字量，使用高速的fpga做快速傅里叶运算(fft)得到基波和频率为基波频率整数倍的多次谐波幅值和相位。pdiusbl2 usb接口芯片与廉价单片机89c51组成usb通信接口设备，连接pc上位机形成多线路实时谐波分析系统。

    1 系统总体设计

    系统总体结构如图1所示。

    该系统从结构上分为电流互感采样单元、a/d采样单元、fft运算处理单元、控制单元和usb网络接口单元。电流采样单元负责将输入的电力网络电流信号线性变换为10 ma的电流信号，并对信号进行电压转换；a/d采样单元对从电流互感器输出的模拟信号每周波采样256点，变换成12位的数字量；fft运算处理单元负责处理a/d采样单元输出的数字量，进行256点fft变换运算；网络接口单元负责提供usb网络通信的硬件电路；nios控制单元负责系统各单元的控制，如控制a/d采样单元的采样频率和采样的启动及停止、fft运算处理单元的控制和数据传输、usb总线的通信控制等。

    2 系统的具体实现

    电流互感采样单元是该系统的关系环节之一，其性能直接决定整个系统能达到的精度等级。电流互感器变化的误差试验应由制造厂在出厂试验时完成或在试验室进行。电流互感器变比现场试验属于检查性质，不考虑上述影响电流互感器变比误差的原因，而重点检查匝数比。根据电工原理，匝数比等于电压比或电流比的倒数。因此测量电压比和测量电流比都可以计算出匝数比，如图2所示。

    a/d采样单元采用了analog devices公司的ad7492单通道高速12位并行输出采样芯片。该芯片使用逐次逼进式a/d转换，可以在2.7～5.25 v的电压下工作，其数据通过率高达1 msps。它内含一个低噪声、宽频带的跟踪/保持放大器，可以处理高达10 mhz的宽频信号。所以该采样芯片能较好满足本系统的精度要求，如图3所示。

    fft运算处理单元基于一块altera公司的stratix系列芯片的epls25。该芯片内嵌乘加结构的dsp块(包括硬件乘法器/硬件累加器和流水线结构)，可以完成较为耗费资源的乘法器单元。同时，该器件也包含有大量存储单元，内嵌三级存储单元，并自带奇偶校验从而可保证旋转因子的精度。fft运算处理单元采用多层并行流水线技术，工作在40 mhz的频率下，可以在1 ms内完成8路工频输入信号的256点fft运算处理。stratix系列芯片的软件开发平台为altera公司的quartusii，具有强大的硬件仿真和逻辑分析功能，它可以很容易将vhdl程序烧写到fpga中。在编程时，也可采用megawizard的方法指定用dsp模块产生乘法器，用这种乘法器来做蝶形运算，用多个蝶形来构成fft运算级。本设计中fft处理单元原理如图4所示。

    在设计fft定点浮点运算取舍时，针对本系统采样源的特点，高频域的单频干扰问题不明显，不需要超高精度的苛刻指标。使用定点数时，系统结构相对简单、运算速度快，故本系统采用此方案。fft处理核采用先进的多层并行流水线技术，可以在1 ms内完成8路256点的fft运算。

    nios控制单元实际包含两大部分，即采样控制逻辑部分和fft运算控制部分。采样逻辑部分负责ad7492的读数据逻辑控制。fft运算控制部分包括fft控制逻辑、采样数据缓存、fft处理核与读取结果存储fifo控制。从ad7492输出的12位采样数据，首先暂存于采样数据缓存中，然后fft处理核从该缓存中读取数据进行处理，处理完毕的数据发送到队列寄存器fifo中。fft控制逻辑单元向nios处理器申请中断，nios处理器响应中断，并向fft控制逻辑单元发送读信号。然后，将fifo中的处理结果传输到nios处理器中，经过存储后，通过usb网络接口单元转移到usb总线，最终传输至pc上位机实现谐波分析。

    usb网络接口单元是由at89s51单片机芯片和pdiusbi2 usb接口芯片构成，如图5所示。pdiusbl2芯片提供了标准u