西安电子科技大学 隋绍勇，冯小平引言

    stratix ii是altera公司生产的一款高性能fpga器件。它采用tsmc的90 nm低k绝缘工艺技术生产，等价逻辑单元(le)高达180 k，嵌入式存储器容量达到9 mb。该器件不但具有极高的性能和密度，而且还针对器件总功率进行了优化，同时可以支持高达1 gbps的高速差分i／o信号，因而是一款超快的fpga。该芯片中所含的高性能嵌入式dsp块的运行频率高达370 mhz。另外stratix ii还有12个可编程pll，并具有健全的时钟管理和频率合成能力。能实现最大的系统性能。

    max1951是maxim公司的一款高效的dc-dc电源转换芯片，主要用于dsp、fpga、asic的内核及i／o口供电。其高达94％的转换效率、8脚的sop表贴封装及连续工作时956 mw的低功耗使其特别适合于便捷式电子设备的应用。max1951的输入电压范围为2.6～5.5 v，输出电压范围为0.8 v～vin(可调输出)，输出电流可达2 a，精度可达1％，开关频率为1 mhz，输出效率达94％，且内含过载及过热保护电路。

    基于max1951的诸多特点，本文给出了采用该器件为stratix ii fpga系统供电以降低其功耗的设计方案。

    1 应用设计

    采用max1951为stratix ii fpga系统供电的参考电路如图1所示。

    1.1 输入器件参数的设计

    输入滤波电容主要是用来降低供电系统的电流峰值、电压纹波和电路开关噪声的影响，使芯片的输入电压纹波控制在3％以下。系统输入电源的纹波电压与输入滤波电容的关系式如下：

    vin_ripple=ioutvout／(fswvincin)

    图1中，r4、c5、c3分别为旁路电阻、旁路电容及参考旁路电容，一般取图中定值即可。

    1.2 输出器件参数的设计

    (1) 输出分置电阻

    一般默认设计的反馈输入电压为0.8 v，也可以根据所要输出的电压vout来设计r2，r3的阻值，一般取r2的值在2～20 kω之间。这样，r3值的计算式如下：

    r3=r2[(vout／vfb)-1] 　　(1)

    (2) 输出电感

    该电路的输出电感、最大允许电流的输出纹波电压的计算式如下：

    linit=vout(vin-vout)／(vinliriout(max)fsw　　 (2)

    il(max)=(1+lir／2)iout(max)　　　 (3)

    vriopple=vout(vin-vout)esr／(vinlfinaifsw)　　 (4)

    式中，lir为电感电流峰值／电感最大平均电流，在对电感尺寸、损耗、输出纹波等参数加以权衡后，一般最小电感电流纹波lir应设置在20％至40％之间。max1951的工作频率?sw为1 mhz。其中esr为输出电容的等效串联电阻，在其生产厂家的网站上可以查到相应容量的esr值。如采用常用的avx-taja106*010，则其esr为3ω。

    在选取电感时应注意，很多新型器件对电源要求都比较高。所以应尽量加大输出电感容量以降低纹波(但要以牺牲尺寸为代价)。在其饱和电流满足设计要求的前提下，电感的阻抗应越小越好。因为电感的容量跟其所承受的最大电流成反比，同时在加大电流和电感容量的同时，也会大大增加电感的尺寸及价格，这在便捷设备的设计初期一定要注意。

    (3) 输出电容

    输出电容蓄电的变化会引起输出电压纹波，一般纹波电流小，纹波电压相应就小。实际电容的简化电路模型是由等效串联电感(esl)、电容和等效串联电阻(esr)构成的串联网络。由输出电容引起的电压纹波vripple的计算式如下：