采用cmos技术的数字步进衰减器能提供较高的抗esd能力、高线性度、低插入损耗、串联及并联逻辑接口以及专有的超低噪音负电压发生器。本文基于peregrine(派更)半导体公司的单片数字步进衰减器(dsa，digital step attenuator)产品系列，阐述了dsa通用设计方法、rf cmos工艺以及这些器件的性能。

    dsa通过一个友好的处理器接口控制rf信号强度，被广泛应用于多种rf产品，比如宽动态范围接收器、功率放大器的失真信号消除环路，以及各种有线电视分配系统。

    dsa通常具有“线性增益”的特性，是adc与外界之间的普通接口。与模拟的解决方案相比，它们能提供更高的精确度、更好的温度稳定性以及更小的失真，此外还具有尺寸小、功耗低、易于实现等特点，是一种富有成本效益的解决方案。

     图1：典型的步进衰减器。

    图2：带单刀串联开关的π型衰减器。

    本文的讨论虽然集中于peregrine半导体公司的pe4302(50ω)与pe4304(70ω)这两种6位dsa器件上，但实际上这种dsa通用设计方法适用于所有类似产品。

    单片衰减器的设计

    图1是一个典型的步进衰减器，衰减器的每个管脚位于两个单刀双掷(spdt)开关之间。机械式继电器或开关能提供几乎无损耗的接触，经过仔细设计，这种结构能提供很低的插入损耗和优良的隔离度。

    要使一个集成的解决方案提供与此相当的性能，需要一个具有相同特性、导通电阻小以及关断电容在pf以下的固态开关。工作在线性区域的fet开关基本上可以满足这个要求。fet的导通电阻ron虽然为有限值，但是可以在较大的器件中接近0ω。但是大器件的成本高，如果有办法将串联开关的数量减少一半，例如将每个单元的spdt换成单刀单掷开关(spst)，则在性能和成本上都可以得到改善。

    图3：π型、t型以及桥接t型电路。

    图2是π型衰减器经过改进的单刀串联开关结构。在每个单元都由一个串联spst和两个旁路spst代替原来的两个spdt。实际上，这一技术将每个单元的插入损耗(il)降低了一半，spst结构也比spdt更简洁，同时性能更好，特别是在高频的时候。

    由于所有无源衰减器均为三端网络，这种串联/旁路设计需要与其它拓扑结构一起工作，如t型和桥接t型(见图3)。可能是由于所受培训或者习惯上的原因，工程师似乎更倾向采用π型结构，但是在一个电阻值跨度很大的单片电路中，这可能并不是最好的选择。

    设计分立电阻时，电阻值不是一个重要问题。然而在集成电路中，具有特定电阻系数的矩形面积决定了电阻的阻值，这种表面电阻在cmos工艺中通常约为200ω/square。集成电路设计面临的难题是，不管电阻值是多倍于200ω还是远小于200ω，电阻值都已经成为设计及制造过程中的一个棘手问题。

    图4：utsi (ron/coff)技术的发展图。

    设计阻值非常大或非常小的电阻都需要很大的面积以及很高的成本。大阻值的电阻是长而薄的方形设计，而小阻值的电阻则具有很宽的外形以避免公差问题。表1给出了最低有效位(lsb)为0.5db的50ω 6位二进制衰减器的电阻值，其中rp和rs分别代表每一个网络中的旁路电阻和串联电阻。

    在表1第一行，步进值为0.5db，这时π型及t型网络所需的电阻比约为600:1(1738/2.9及868/1.4)，而桥接t型网络所需的电阻比只有它的一半，约为300:1(844/3)。当步进值为1db和2db时，桥接t型网络仍然保持了较低的最大电阻值/最小电阻值的比率，它的电阻值范围缩小了一半，其代价只是增加一个电阻。

    图5：典型的插入损耗与温度之间的关系。

    当步进值等于或大于4db时，t型网络的rpp值较高而成为最佳选择。这形成了一个普遍策略：当步进值较小时使用桥接t型网络，当步进值较大时使用π型网络。

  &n