摘要：分析了pci 9054芯片的性能，讨论了利用pci 9054本地总线扩充fifo的方法。并以idt72205 fifo为例，给出了具体的设计方案。

    关键词：pc总线 pci接口芯片9054 fifo

    pci总线是intel公司推出的一种高性能局部总线，其数据总线为32位，且可扩展为64位，最大数据传输速率为132～264mb/s，是目前使用非常普遍的一种总线。因pci协议比较复杂，较难掌握，故pci总线扩展卡的开发校isa总线等其它扩展卡难度大。pci 9054芯片是一种能满足pci v2.2协议，特别适用于pci总线外设产品开发的pci→本地总线i/o加速器芯片。

    1 pci 9054性能

    pci 9054是美国plx公司生产的先进的pci i/o加速器，其内部框图如图1所示。它采用了先进的plx数据管道结构技术，是32bit、33mhz的pci总线主i/o加速器。

    pci9054主要特性如下：

    ·符合pci v2.1，v2.2规范，包含pci电源管理特性。

    ·支持vpd（vital product data）的pci扩展。

    ·支持pci双地址周期，地址空间高达4gb。

    具备i2o准备报文单元，完全兼容i2o v1.5规范。

    ·提供了两个独立的可编程dma控制器，每个通道均支持块和scatter/gather的dma方式，dma通道0支持请求dma方式。

    ·在pci启动模式下，pci 9054可插入类型1和类型2的配置周期。

    ·pci←→local bus数据传送速率高达132mb/s。

    ·支持本地总线直接接口motorola mpc850或mpc860系列、intel i960系列、ibm ppc401系列及其它类似总线协议设备。

    ·本地总线速率高达50mhz；支持复用/非复用的32bit地址/数据；本地总线有三种模式；m模式、c模式和j械，可利用模式选择引脚加以选择。

    ·具有可选的串行eeprom接口。

    ·本地总线时钟由外部提供，该时钟可和pci时钟异步。

    ·具有8个32bit mailbox寄存器和2个32位doorbell寄存器。

    ·两种封装形式：176引脚的pqfp和225引脚的pbga封装。其引脚信号分为4类：电源、地引脚；串行eeprom接口引脚；pci系统总线接口引脚；本地总线模式及处理器独立接口引脚。

    pci 9054内部有6种可编程的fifo，其长度如表1所示，以实现零等待突发传输及本地总线和pci总线之间的异步操作。

    表1 pci 9054内部fifo

    利用pci 9054芯片构成的pci适配器典型框图如图2所示。

    2 pci 9054外接fifo的设计

    pci 9054内部有6种fifo用于提高数据传输速率，解决本地总线和pci总线之间的异步接收。但挂于pci 9054本地总线的速率往往较慢，为了保证可靠性，往往需要扩充fifo加以缓存。下面以idt 72205fifo为例，介绍用pci 9054本地总线扩充fifo的具体设计方法。

    2.1 9054工作方式选择

    pci 9054可工作在m，c，j三种模式，其中c模式时序较为简单。本设计选择pci 9054工作在c模式，总线周期采用“pci目标读单周期”以及“pci目标写单周期”。下面介绍部分引脚信号。

    lhold：输入信号，申请使用本地总线。

    lholfa：输入信号，对lhold应答。

    ads：输出信号，表示新的总线访问有效地址的开始。在总线访问的第一个时间周期设置。

    blast：输出信号，表示总线访问的最后传送。

    lw/r：输出信号，高电平表示读操作，低电平表示写操作。

    la：地址线。

    ld：数据线。

    ready：输出信号，表示总线上读数据有效或写数据完成。用以连接pci 9054