作者：西南交通大学 董晓明 张翠芳 来源：《单片机与嵌入式系统应用》

摘要：介绍pci总线的特点，对现有的pci总线的接口设计方法进行分析；介绍pci接口芯片cy7c09449pv的结构及其与数字信号处理器tms320c32之间接口电路的设计，提出一种基于pci和c32的数据采集与处理系统的设计方案。 关键词：pci总线 cy7c09449pv dsp c32 pci（peripheral component interconnect）总线是一种高性能局部总线，是为了满足外设间以及外设与主机间高速数据传输而提出来的。在数字图形、图像和语音处理，以及高速实时数据采集与处理等对数据传输率要求较高的应用中，采用pci总线来进行数据传输，可以解决原有的标准总线数据传输率低带来的瓶颈问题。 1 pci局部总线特点 *传输率高：在33mhz的时钟频率下，对于32位的pci总线，峰值数据传输可以达到132mb/s；64位的pci总线可达264mb/s。对于64位的66mhz时钟的pci总线，可以达到528mb/s，远远大于标准isa的5mb/s和eisa的33mb/s传输率。 *线性突发传输：减少了地址操作，更有效地利用总线的带宽来传输数据，可以确保总线满载数据。 *采用独立于处理器的结构：图为pci总线开发的设备是针对pci的，不受处理器的限制，所以pci设备的设计独立于处理器的升级。 *自动配置功能：每个pci设备有256字节的配置寄存器，可以实现设备的即插即用。 *软件透明：在与pci设备通信时，软件驱动程序使用相同的命令集和状态定义。 2 pci接口的两种设计方法 pci接口的设计必须符合pci总线规范定义的电气特性和时序要求。有两种pci接口的实现方案：使用可编程逻辑器件（fpga或cpld）和专用pci接口芯片。使用可编程逻辑器件，可以选择实现部分pci规范的一个子集，这种方法比较灵活，但开发难度大，开发周期长。采用专用pci接口芯片，可以缩短开发周期，降低开发难度。 3 cy7c90449pv介绍 cy7c09449pv是cypress公司推出的pci主/从接口芯片，符合pci2.2规范，可以直接与很多微处理器进行无缝连接。cy7c9449v提供16kb的双端口共享存储器（sram），用来在pci总线和局部处理器间传输数据；i2o消息传输单元具有4个32位fifo，用来实现消息队列和中断功能；局部总线时钟最大50mhz，单一3.3v电源供电；对3.3v和5v的pci信号兼容，使用160引脚的tqfp封装。 3.1 cy7c09449pv结构 cy7c09449pv的结构如图1所示。 3.2 功能模块介绍 cy7c09449pv提供64字节的pci头标区配置寄存器空间。其中vender id、device id、revision id、；header type、class code用于设备的识别。命令寄存器（command）包含设备控制位，包括允许存储器读写响应、i/o读写响应等。状态寄存器（status）用于记录pci总线相关事件的状态信息。基址寄存器0（bar0）提供设备在pci存储空间起始地址，31～15可读写，通知系统bios此设备所要求的pci存储空间为32kb，任何对31～15位与bar0相符合的pci存储空间访问的，cy7c09449pv都会影响并接受传输。基址寄存器1（bar1）是cy7c09449pv的i/o指针空间的地址。 cy7c09449pv提供pci总线接口、局部处理器总线接口和i2c串行eeprom接口，以及内部16kb双端口sram、i2o消息传输单元和控制寄存器。数据的传输可以在pci总线和局部处理器总线间进行。pci总线和局部总线都能通过操作寄存器对i2c接口进行操作。 pci总线和局部处理器总线间可以通过共享的双端口存储器进行数据交换。由于共享存储器是“临界资源”，cy7c09449pv在仲裁寄存器（crb_flags）中，为pci总线和局部处理器部各提供了4个仲裁档志位（l0，p0，l1，p1，l2，p2，p3，p3），来对