避免45纳米节点铜电阻系数效应(cooper resistivity effects)的职责可能要落在芯片设计师的肩头，这是日前参加Sematech与Novellus Systems公司主办的一个研讨会的人士所发表的观点。

　　与会代表指出，芯片设计师可能将使用分层设计工作区来修改45纳米节点处的金属线宽。Sematech互连分部先进材料开发项目经理和会议主席之一Andreas Knorr表示，他对会议探讨出的现象表示惊讶，即从工艺的角度来看解决铜电阻系数问题几乎无计可施。与会的工艺工程师约160名，可是只有极少的建议方案。

　　Knorr表示，铜电阻引起的关键问题中只有5-15%能通过工艺修正来解决。据Sematech称，在90纳米以下由于粒边界及接口处电子聚集而使铜电阻率大幅增加。这种电阻率增加可剧烈减少或抵消低K介电材料的电容。这已成为业内长久关注的一大问题。

　 “具有讽刺意义的是，由铝转向铜布线加剧了这一问题。” Novellus公司Ron Powell表示。“不管情况是如何产生的，材料、工艺和设计变革协同配合才有可能解决这一问题。”

　　Sematech互连总监Sitaram Arkalgud指出，大多数与会代表认为行业不会再由铜互连倒退到铝互连。他补充道，铜电阻率问题的根本解决之道是“转向三维互连。”