集成电路的集成度越来越高，芯片的面积越来越小，芯片内单元密度会随之增加，这将为芯片的后端物理设计带来诸多的挑战。

该模块基于FPGA+DAC的硬件结构，采用软件DDS原理方式来产生梳状谱信号。

芯片面积的减小直接影响布线资源，导致布线拥塞，以此造成芯片线路无法绕通以及时序和串扰的问题。提出了一种改进的电源网络的布线方法，极大提升了信号线的走线空间利用率，有效解决了高集成度芯片的短路问题。

这三种方法在基本测试原理、设备配置要求、测试精度和适用环境等方面存在差异。

对三种方法的优缺点进行了详细比较，并针对不同应用条件提出了选用建议：如果只单纯测量石英晶体谐振器频率，选用频谱仪测试法；

如果需要测量频率的同时还需要知道频率的特性等内容，宜选用频率计测试法；

示波器测试法则可用在对石英晶体谐振器频率定性的粗测。此外，还根据各自的优势探讨了仪器协作测试的可能性。

多通道接收机的通道间误差校准效率，设计并实现了一种低峰均功率比的数字梳状谱校准源模块。

为了降低梳状谱信号的峰均功率比，利用遗传算法对信号的各个子载波的初始相位进行了优化，计算出一组优于代数次优解的初始相位组合，将峰均功率比从次优解的4.98dB降低到了3.98dB，同时提高了梳状谱信号的子载波功率和带外杂散抑制，优化了梳状谱模块的信号质量。

模块在梳状谱信号输出范围170MHz~230MHz，频谱间隔1MHz情况下，子载波功率为-35.5dBm，带外杂散抑制为64dBc，完全满足校准源指标要求。

深圳市裕硕科技有限公司http://yushuo.51dzw.com