引言：设计工程师很早就熟悉usb技术了，但为现有产品添加usb接口的工作并不是很简单，会在一定程度上增加新项目的复杂性，不过现在有办法在很大程度上避免这样情况的发生。本文从技术细节角度描述了新款的psoc及其usb接口，并探讨了可用这些器件方便设计的有关应用实例。

    图1：psoc功能结构概览。

    图2：数字系统块。

    图3：模拟系统块。

    psoc系列器件专为取代传统mcu、系统ic及其相关的多种分立元件而设计。该架构使用户能够创建定制的外设配置，满足各种不同应用的要求。此外，还包含快速的cpu、闪存程序存储器、sram数据存储器和可配置的i/o。psoc cy8c24794是psoc系列中独特的一员，因为它包括了功能齐全的全速(12mbps)usb端口。

    psoc架构(图1)包括四大部分：psoc内核、数字系统、模拟系统和系统资源(含全速usb端口)。可配置的全局总线使器件资源能够集成到完整的可定制系统中。psoc cy8c24794器件可具备多达7个i/o端口，连接于全局数字和模拟互联器件，从而能够访问4个数字时钟和6个模拟时钟。

    psoc核心包括24mhz、4mips哈佛架构的cisc cpu，带有16kb闪存，可用于程序存储，还带有1kb的sram，可用于数据存储，此外还具备2kb的eeprom，采用闪存仿真。程序闪存利用64个字节块实现四级保护，可实现定制的软件ip保护。

    psoc器件包括灵活的内部时钟发生器，含24mhz内部主振荡器(imo)，在工作温度和电压范围内误差不超过8%。24mhz imo还可翻番为48mhz，用于数字系统。此外还具备低功耗32khz的内部低速振荡器(ilo)，作为睡眠定时器和看门狗定时器(wdt)。

    psoc gpio提供到cpu、器件数字和模拟资源的连接。每个引脚的驱动模式可从八个选项中进行选择，这就使外部接口具有极大的灵活度。每个引脚还能生成高级和低级系统中断，并能自上一次读之后进行改变。

    数字系统(图2)包括4个数字psoc块。每个块都是8位资源，可单独使用，也可与其他块结合使用，形成8位、16位、24位和32位外围。数字块还可通过串行全局总线连接至gpio，将任何信号路由给任意引脚。总线还可实现信号多路复用功能，并进行逻辑操作。这种可配置性使设计工作不再受到固定外围设控制器的限制。

    模拟系统(图3)包括6个可配置的块，每个块都具备运算放大器，可创建复杂的模拟信号流。模拟外设非常灵活，经过定制后可支持具体的应用要求。模拟块三个成一列，包括一个连续时间(ct)和两个开关电容(sc)块。

    cy8c21x34和cy8c24x94 psoc器件与其他psoc器件的不同之处在于，其gpio引脚可连接于内部模拟总线。cy8c24x94包含更多功能，可以有选择地将模拟总线分为两部分。就cy8c21x34而言，所有gpio引脚都启用后，可实现上述连接。就cy8c24x94而言，端口0到5的所有引脚都启用后，可连接至模拟总线。

    系统资源为实现完整的系统提供了更多功能。此外，其他资源还包括乘法器、抽样器、低压检测和上电复位功能等。

    psoc usb

    psoc usb系统资源符合usb2.0规范，符合工作在12mbps速度下的全速器件具备一个上行端口和一个usb地址的规范要求。psoc usb(图4)包括一个串行接口引擎(sie)块；一个psoc存储器仲裁器(pma)块；256字节的专用sram；一个带有内部调节器的全速usb收发器以及两个专用usb引脚。

    图5：具有56 引脚mlf psoc器件的usb连接应用示意图。

    就系统级而言，全速usb系统资源通过m8c寄存器访问指令接口于psoc其它部分，并通过两个usb引脚与外部相连。

    sie支持5个端点，包括一个控制端点(端点0)和4个数据端点(端点1、2、3和4)。控制端点经过配置可支持setup、in和out请求。数据端点可分别独立配置，从而响应中断、批传输、同步in或out请求等。