片内ROM的引导程序首先读取I/O空间的FFFFh地址内容（指定为8000h）作为引导表的起始地址，通过判别引导表起始地址内的引导标识来确定是8位并行还是16位并行引导方式。

若引导标识是10AAh，则是16位的并行引导方式；若引导标识是08AAh，则是8位的并行引导方式。

当从I/O空间FFFFh地址读取不到有效的引导标识时，片内ROM的引导程序即读取数据空间FFFFh的内容作为引导表的起始地址。

同样通过判别引导表起始地址内的引导标识来确定是8位并行还是16位并行引导方式。

当EPROM数据位宽是8bit时，则要读取数据空间FFFFh地址的内容（低字节）和FFFEh地址的内容（高字节）作为引导表的起始地址。

Bits15～11位为0，Bits10～8位为所选寄存器地址值，Bits7～0位为所选中寄存器的编程值。

4个用户可编程寄存器的描述如下：R1中包含模拟输入通道选择，硬件 / 软件编程方式选择；R2进行单机 / 从机工作和电话模式选择；R3控制带从机个数选择；R4用来设置模拟信号可编程放大增益和A/D、D/A转换频率。其它两个寄存器R5、R6是厂家留着测试用的，用户不可以对其编程。

对4个可编程寄存器编程，使AD50C工作在以下状态：选择INP/INM为工作模拟输入，15+1位ADC和15+1位DAC模式，不带从机，采样频率为10.67KHz，模拟信号输入和输出放大增益均为0dB。

在发端输入的信息先经信息调制形成数字信号，然后由扩频码发生器产生的扩频码序列去调制数字信号以展宽信号的频谱。展宽后的信号调制到射频发射出去。

接收端则采用与发射端同步的代码进行相关检波，把被展宽有用频谱收集起来，所形成的信息码送给后端进行解码。

数据经过卷积码编码后，与伪随机序列发生器产生的扩频码序列进行模2加，产生的码序列通过调制器转换产生比数字信息的频谱宽得多的调制信号。

系统中最重要的两个流程是编码器和伪随机序列发生器。采用TMS320C54x来实现这两个核心流程。

卷积码被广泛用于无线通信中的差错控制编码中，它的解码端可采用成熟的Viterbi解码算法。

'54x芯片能够快速地执行算法所需的加一比一选操作（ACS指令）。实践证明采用卷积编码是一个良好的方法。

上海德懿电子科技有限公司  www.deyie.com

来源：21ic.如涉版权请联系删除。图片供参考