NEC新型结构化ASIC的系统时钟频率达到200MHz
发布时间:2007/9/4 0:00:00 访问次数:548
NEC公司日前推出基于该公司150纳米CMOS工艺技术的CMOS-12M系列主流结构化ASIC。凭借高达200万的ASIC可用门、2.6Mb超高速嵌入式存储器以及200MHz的系统性能,CMOS-12M系列ASIC可帮助用户减少周转次数,降低开发成本。
1.5V的CMOS-12M系列实现了200MHz的系统时钟频率,较先前的0.25纳米设备而言,该系列产品性能提高50%,能耗则降低近50%。10个新型母片中嵌入高密度结构化逻辑阵列的双端口存储块和模拟锁相回路(PLL)已预先分布。数字延迟锁定回路(DLL)则分布于更大的母片之中。输入输出(I/O)端口支持若干标准,包括低电压晶体管对晶体管逻辑(LVTTL)、PCI、PCI-X、GTL+、LVCMOS2.5、SSTL3、SSTL2、HSTL、低压微分信号(LVDS)、低电压正射极耦合逻辑(LVPECL)。CMOS-12M器件可被连接至多达4种电源供应,以满足内核和输入输出电压要求。
CMOS-12M器件具备1,000到50万件的适度产量,适合于注重成本的各种应用。该系列器件选择了塑料方型扁平式封装(QFP)、精细倾斜球状网阵排列封装(fpBGA)、塑胶球闸阵列封装(PBGA)、先进的球栅阵列封装(ABGA)等低成本封装,其中前两种封装的针脚数分别低至100针和108引脚。
NEC公司日前推出基于该公司150纳米CMOS工艺技术的CMOS-12M系列主流结构化ASIC。凭借高达200万的ASIC可用门、2.6Mb超高速嵌入式存储器以及200MHz的系统性能,CMOS-12M系列ASIC可帮助用户减少周转次数,降低开发成本。
1.5V的CMOS-12M系列实现了200MHz的系统时钟频率,较先前的0.25纳米设备而言,该系列产品性能提高50%,能耗则降低近50%。10个新型母片中嵌入高密度结构化逻辑阵列的双端口存储块和模拟锁相回路(PLL)已预先分布。数字延迟锁定回路(DLL)则分布于更大的母片之中。输入输出(I/O)端口支持若干标准,包括低电压晶体管对晶体管逻辑(LVTTL)、PCI、PCI-X、GTL+、LVCMOS2.5、SSTL3、SSTL2、HSTL、低压微分信号(LVDS)、低电压正射极耦合逻辑(LVPECL)。CMOS-12M器件可被连接至多达4种电源供应,以满足内核和输入输出电压要求。
CMOS-12M器件具备1,000到50万件的适度产量,适合于注重成本的各种应用。该系列器件选择了塑料方型扁平式封装(QFP)、精细倾斜球状网阵排列封装(fpBGA)、塑胶球闸阵列封装(PBGA)、先进的球栅阵列封装(ABGA)等低成本封装,其中前两种封装的针脚数分别低至100针和108引脚。